[发明专利]一种MIPI接口RAW10数据重组编码与读出方法

摘要

本发明公开一种MIPI接口RAW10数据重组编码与读出结构，其特征在于，所述MIPI接口RAW10数据重组编码与读出的结构是将传统的FIFO读取和数据重组进行分开操作，该结构下电路组成包含6个基本单元：数据同步使能控制写模块、读地址控制器、异步FIFO、编码控制器、数据编码模块、8bit数据输出单元；所述数据同步使能写控制模块的输出端连接所述异步FIFO，所述异步FIFO的输出端连接所述数据编码模块，所述数据编码模块的输出端连接8bit数据输出单元，所述读地址控制器输出端连接所述异步FIFO，所述编码控制器的输出端连接所述数据编码模块。将RAW10数据重组到最终8bit数据输出，共需要三个步骤：步骤一为FIFO写入RAW10数据；步骤二为FIFO读出RAW10数据；步骤三为对RAW10数据进行重组编码为8bit格式。

主权项

1.一种MIPI接口RAW10数据重组编码与读出方法，其特征在于，包括MIPI接口RAW10数据重组编码与读出模块，所述MIPI接口RAW10数据重组编码与读出的模块是将传统的FIFO读取和数据重组进行分开操作，该MIPI接口RAW10数据重组编码与读出模块下电路组成包含6个基本单元：数据同步使能写控制模块、读地址控制器、异步FIFO、编码控制器、数据编码模块、8bit数据输出单元；所述数据同步使能写控制模块的输出端连接所述异步FIFO，所述异步FIFO的输出端连接所述数据编码模块，所述数据编码模块的输出端连接8bit数据输出单元，所述读地址控制器输出端连接所述异步FIFO，所述编码控制器的输出端连接所述数据编码模块；MIPI接口RAW10数据重组编码与读出方法，将RAW10数据重组到最终8bit数据输出，总共需要三个步骤：步骤一：FIFO写入RAW10数据；步骤二：FIFO读出RAW10数据；步骤三：对RAW10数据进行重组编码为8bit格式；所述步骤一具体包括：(1)、确定FIFO写入的时钟,保证读时针与写时钟频率关系比为5:4；(2)、数据同步使能写控制模块生成：将来自上一模块的行同步信号，经缓存操作，采其下降沿，然后进行取反操作和与操作生成写地址使能控制信号，其宽度为一个写周期；当写地址使能控制信号为‘1’时，写地址计数器被置为‘0’，并重新开始计数；(3)、FIFO写深度的设定：FIFO深度确定为16，与写地址范围相匹配；写地址每变化一次，该地址对应缓存的数据更新一次；所述步骤二具体包括：(1)、确定FIFO的读出时钟，保证读与写时钟频率关系比为5:4；(2)、读地址控制器的生成：(a)、FIFO读地址使能控制信号的生成，该信号的生成由来自上一模块的行同步信号与数据读出延时计数器确定；行同步信号经三级缓存后再由读时钟进行同步；为了防止读时钟周期不稳定且FIFO进行读操作时不至读空，需向FIFO预先写入一些数据，因而需要设置一个延迟计数器，当该计数器达到预设的值时，读地址使能控制信号变为1有效；(b)、读地址的生成：当读地址使能控制信号有效时，在addr_add_cnt[2]控制下，读地址每累加4个周期，暂停一个周期；(3)、FIFO数据的读出：读地址变化一次，FIFO就输出一个值；所述步骤三具体包括：(1)、FIFO输出数据后，在延时周期实现数据重组操作，按协议要求对RAW10数据进行编码；(2)、在读地址使能控制信号有效时，根据addr_add_cnt编码控制器以5个数为一周期变化实现数据的重组编码操作，决定最终编码后8bit数据输出顺序。