[发明专利]半导体装置及其制造方法

摘要

本发明涉及半导体装置及其制造方法，提高半导体装置的性能。半导体装置具有与栅极电极电连接的沟槽栅极电极(TG1)和沟槽栅极电极(TG2)以及与发射极电极电连接的沟槽栅极电极(TG3)和沟槽栅极电极(TG4)。在沟槽栅极电极(TG1)与沟槽栅极电极(TG2)之间的半导体层(SLn)中，形成有多个p+型半导体区域(PR)。多个p+型半导体区域(PR)在俯视时，沿着沟槽栅极电极(TG1)的延伸方向相互空出间隔地配置。

主权项

一种半导体装置，其特征在于，具有：半导体基板，具有第1主面和与所述第1主面相反的一侧的第2主面；第1导电类型的第1半导体层，形成于所述半导体基板内；第2导电类型的第2半导体层，形成于相对于所述第1半导体层而位于所述第2主面侧的部分的所述半导体基板内，所述第2导电类型与所述第1导电类型不同；第1槽部，从所述第1主面到达所述第1半导体层的中途，并且在俯视时在第1方向上延伸；第2槽部，从所述第1主面到达所述第1半导体层的中途，在俯视时与所述第1槽部空出间隔地配置，并且在所述第1方向上延伸；第3槽部，从所述第1主面到达所述第1半导体层的中途，隔着所述第2槽部而配置于与所述第1槽部相反的一侧，并且在俯视时在所述第1方向上延伸；第4槽部，从所述第1主面到达所述第1半导体层的中途，隔着所述第3槽部而配置于与所述第2槽部相反的一侧，并且在俯视时在所述第1方向上延伸；第1绝缘膜，形成于所述第1槽部的内壁；第2绝缘膜，形成于所述第2槽部的内壁；第3绝缘膜，形成于所述第3槽部的内壁；第4绝缘膜，形成于所述第4槽部的内壁；第1沟槽电极，在所述第1绝缘膜上，以埋入所述第1槽部的方式形成；第2沟槽电极，在所述第2绝缘膜上，以埋入所述第2槽部的方式形成；第3沟槽电极，在所述第3绝缘膜上，以埋入所述第3槽部的方式形成；第4沟槽电极，在所述第4绝缘膜上，以埋入所述第4槽部的方式形成；所述第2导电类型的第1半导体区域，形成于位于所述第1槽部与所述第2槽部之间的部分的所述第1半导体层，与所述第1绝缘膜和所述第2绝缘膜接触；所述第2导电类型的第2半导体区域，形成于位于所述第3槽部与所述第4槽部之间的部分的所述第1半导体层，与所述第3绝缘膜和所述第4绝缘膜接触；所述第1导电类型的第3半导体区域，形成于位于所述第1槽部与所述第2槽部之间的部分的所述第1半导体层，与所述第1半导体区域和所述第1绝缘膜接触；所述第1导电类型的第4半导体区域，形成于位于所述第1槽部与所述第2槽部之间的部分的所述第1半导体层，与所述第1半导体区域和所述第2绝缘膜接触；所述第2导电类型的第5半导体区域，形成于隔着所述第1槽部而位于与所述第2槽部相反的一侧的部分的所述第1半导体层；所述第2导电类型的第6半导体区域，形成于位于所述第2槽部与所述第3槽部之间的部分的所述第1半导体层；所述第2导电类型的第7半导体区域，形成于隔着所述第4槽部而位于与所述第3槽部相反的一侧的部分的所述第1半导体层；所述第2导电类型的多个第8半导体区域，分别形成于位于所述第1槽部与所述第2槽部之间的部分的所述第1半导体层，分别与所述第1半导体区域接触；所述第2导电类型的第9半导体区域，形成于位于所述第3槽部与所述第4槽部之间的部分的所述第1半导体层，与所述第2半导体区域接触；发射极电极，与所述第3半导体区域、所述第4半导体区域、所述多个第8半导体区域、所述第9半导体区域、所述第3沟槽电极和所述第4沟槽电极电连接；集电极电极，与所述第2半导体层电连接；以及栅极电极，与所述第1沟槽电极和所述第2沟槽电极电连接，所述第5半导体区域的所述第2主面侧的端部在与所述第1主面垂直的第2方向上，相对于所述第1槽部的所述第2主面侧的端部而配置于所述第2主面侧，所述第6半导体区域的所述第2主面侧的端部在所述第2方向上，相对于所述第2槽部的所述第2主面侧的端部和所述第3槽部的所述第2主面侧的端部中的任一方都配置于所述第2主面侧，所述第7半导体区域的所述第2主面侧的端部在所述第2方向上，相对于所述第4槽部的所述第2主面侧的端部而配置于所述第2主面侧，所述多个第8半导体区域中的各个第8半导体区域中的所述第2导电类型的杂质浓度高于所述第1半导体区域中的所述第2导电类型的杂质浓度，所述第9半导体区域中的所述第2导电类型的杂质浓度高于所述第2半导体区域中的所述第2导电类型的杂质浓度，所述多个第8半导体区域在俯视时沿着所述第1方向相互空出间隔地配置，所述第9半导体区域沿着所述第1方向连续地形成。