[发明专利]一种快速响应AHB访问的容错型SDRAM控制方法在审
| 申请号： | 201610445855.4 | 申请日： | 2016-06-20 |
| 公开（公告）号： | CN106095611A | 公开（公告）日： | 2016-11-09 |
| 发明（设计）人： | 娄冕;裴茹霞;张洵颖;张娟;张丽娜;崔媛媛 | 申请（专利权）人： | 中国航天科技集团公司第九研究院第七七一研究所 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10;G06F13/16 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 徐文权 |
| 地址： | 710065 陕西*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种快速响应AHB访问的容错型SDRAM控制方法，AHB总线接口负责锁存总线信息并发出锁存后的写数据，如果当前是全字写操作，则数据发往多路复选器MUX1，如果是非全字访问，则送入“读‑修改‑写”单元RMW，MUX1判断当前是否为全字写，若是则将写数据1直接送入移位寄存器链，否则将经过RMW处理后的写数据2送入移位寄存器链；MUX1输出写数据3送入写请求移位寄存器链WR‑SRC数据部分，同时送入编码器中生成写数据4并送入写请求移位寄存器链WR‑SRC校验元部分；写请求移位寄存器链WR‑SRC数据部分暂存AHB总线写访问请求，提前应答AHB总线以快速释放，该方法兼顾高性能与高可靠性。 | ||
| 搜索关键词： | 一种 快速 响应 ahb 访问 容错 sdram 控制 方法 | ||
【主权项】：
一种快速响应AHB访问的容错型SDRAM控制方法，其特征在于，包括以下步骤：1)当AHB总线发起一次写访问，AHB总线接口负责锁存总线信息并发出锁存后的写数据，记为写数据1，如果当前是全字写操作，则写数据1发往多路复选器MUX1，如果是非全字访问，则送入“读‑修改‑写”单元RMW；2)多路复选器MUX1单元判断当前是否为全字写，如果是则将写数据1直接送入移位寄存器链，否则将经过RMW处理后的写数据2送入移位寄存器链；3)对于多路复选器MUX1输出的写数据3，一方面送入写请求移位寄存器链WR‑SRC的数据部分，同时送入编码器中，采用对应的编码算法生成写数据4校验元，并将写数据4送入写请求移位寄存器链WR‑SRC的校验元部分；4)写请求移位寄存器链WR‑SRC的数据部分暂存AHB总线的写访问请求，在SDRAM真正完成写入前提前应答AHB总线，通过快速释放AHB总线加快处理器的后继访问。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国航天科技集团公司第九研究院第七七一研究所，未经中国航天科技集团公司第九研究院第七七一研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610445855.4/，转载请声明来源钻瓜专利网。
