[发明专利]一种基于FPGA的LVDS接口测试方法及系统在审
| 申请号： | 201610455010.3 | 申请日： | 2016-06-21 |
| 公开（公告）号： | CN106126380A | 公开（公告）日： | 2016-11-16 |
| 发明（设计）人： | 黄世凯;周敏心;林兆强 | 申请（专利权）人： | 福州瑞芯微电子股份有限公司 |
| 主分类号： | G06F11/22 | 分类号： | G06F11/22 |
| 代理公司： | 福州市鼓楼区京华专利事务所(普通合伙) 35212 | 代理人： | 宋连梅 |
| 地址： | 350000 福建省*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种基于FPGA的LVDS接口测试方法，包括如下步骤：步骤1、通过FPGA直接接收LVDS差分信号并将所述差分信号转换成单端信号；步骤2、从单端信号中提取行场信号时序；步骤3、通过预先填入FPGA的行场参数对行场信号时序的完整性进行检验，并通过预设好的数据对行场信号时序中的有效数据的正确性进行比对，若行场信号时序完整且有效数据正确，则判定LVDS接口正常，否则，判定LVDS接口异常。本发明还提供一种基于FPGA的LVDS接口测试系统，减少硬件设备的投入，同时节约测试时间，提高了测试灵活性与准确度。 | ||
| 搜索关键词： | 一种 基于 fpga lvds 接口 测试 方法 系统 | ||
【主权项】：
一种基于FPGA的LVDS接口测试方法，其特征在于：包括如下步骤：步骤1、通过FPGA直接接收LVDS差分信号并将所述差分信号转换成单端信号；步骤2、从单端信号中提取行场信号时序；步骤3、通过预先填入FPGA的行场参数对行场信号时序的完整性进行检验，并通过预设好的数据对行场信号时序中的有效数据的正确性进行比对，若行场信号时序完整且有效数据正确，则判定LVDS接口正常，否则，判定LVDS接口异常。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于福州瑞芯微电子股份有限公司，未经福州瑞芯微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610455010.3/，转载请声明来源钻瓜专利网。
- 上一篇：明目酵素及其制备方法
- 下一篇：一种高透型三银low-e玻璃
