[发明专利]3D全局像素单元及其制备方法

摘要

本发明提供了一种3D全局像素单元及其制备方法，包括在第一硅衬底层上制作的感光单元和位于第二硅衬底层上制作的信号存储与读出电路；感光单元与信号存储与读出电路竖直方向上排布；通过第一电介质层和第二电介质层的连接、第一直接连接结构与第二直接连接结构的连接来实现感光单元与信号存储与读出电路的互连；本发明通过采用背照工艺和3D结构，在不同层面制作立体单元结构，可以实现信号存储与读出电路和感光二极管的垂直互连；从而不仅提高了外界与感光二极管的光通路，改善了信号存储电容的光隔离度，而且减小了像素单元所占用的芯片面积。

主权项

1.一种3D全局像素单元，至少包括感光区域和信号存储与读出电路区域，其特征在于，所述感光区域与所述信号存储与读出电路区域在竖直方向上排布；其中，所述感光区域设置于第一硅衬底层(06)上，其包括：所述第一硅衬底层(06)背面从下往上依次设置的抗反射涂层(07)、色彩过滤层(08)和微透镜(09)；所述第一硅衬底层(06)正面从上往下依次设置的感光二极管(05)、位于所述感光二极管(05)正面表面的第一电介质层(01)，位于所述感光二极管(05)两侧填充有电介质的隔离沟槽(04)；所述第一电介质层(01)中具有第一通孔(03)和第一直接连接结构(02)，所述第一通孔(03)的一端连接所述感光二极管(05)，另一端连接第一直接连接结构(02)；所述第一直接连接结构(02)和所述第一通孔(03)内沉积有金属，所述第一直接连接结构(02)的金属底部表面与所述第一电介质层(01)底部表面齐平；所述信号存储与读出电路区域设置于第二硅衬底层(15)上，其包括：所述第二硅衬底层(15)背面从下向上依次设置的第三电介质层(14)、光遮挡层(13)以及第二电介质层(12)；所述第二硅衬底层(15)的正面从上向下依次设置的信号存储与读出电路(18)、位于其下方的第四电介质层(19)以及位于第四电介质层(19)下方的金属层(M)；其中，第二通孔(11)穿过第二电介质层(12)、光遮挡层(13)、第三电介质层(14)、第二硅衬底层(15)，所述第二通孔(11)侧壁具有第五电介质层(17)；第二通孔(11)顶部连接有第二直接连接结构(10)；第二通孔(11)的一端与所述第二直接连接结构(10)相连接，另一端与所述信号存储与读出电路(18)相连接；所述第二直接连接结构(10)和所述第二通孔(03)内沉积有金属，且所述第二直接连接结构(10)的金属顶部表面与所述第二电介质层(12)顶部表面齐平；所述第四电介质层(19)用于所述信号存储与读出电路(18)与所述金属层(M)之间的隔离；所述信号存储与读出电路(18)通过接触孔(CT)与所述金属层(M)实现互连；所述第二直接连接结构(10)与所述第一直接连接结构(02)相连接，所述第一电介质层(01)与所述第二电介质层(12)相连接。