[发明专利]底部元件限制于介电材凹穴内的封装叠加半导体组件

摘要

本发明提出一种封装叠加半导体组件，其中，一核心基座的介电材凹穴中设有一半导体元件，且该半导体元件被一系列金属柱所环绕。该核心基座的凹穴可控制该元件，避免元件相对于所述金属柱发生侧向位移，且所述金属柱提供核心基座两相反侧间的垂直连接，其可利用凹穴的深度，以降低金属柱所需的最小高度。此外，另一半导体元件设于核心基座的顶面上，其可通过核心基座底面处的增层电路，电性耦接至介电材凹穴中的半导体元件。

主权项

一种封装叠加半导体组件，其包括：一核心基座，其包括一介电层、一树脂密封层及一系列金属柱，其中(i)该介电层具有一凹穴，且该凹穴由该介电层的一顶面延伸，(ii)该树脂密封层设置于该介电层的该顶面上，且(iii)所述金属柱设置于该树脂密封层中；一第一半导体元件，其被该介电层的该凹穴于侧向上所限制，且具有主动垫，所述主动垫通过一黏着剂贴附至该介电层的该凹穴的一底板；一底部增层电路，其设置于该核心基座的一底面上，其中该底部增层电路通过延伸穿过该黏着剂及该介电层的金属化盲孔，电性耦接至该第一半导体元件的所述主动垫，同时该底部增层电路还通过延伸穿过该介电层的额外金属化盲孔，电性耦接至所述金属柱；以及一第二半导体元件，其设置于该核心基座的一顶面上，其中该第二半导体元件通过所述金属柱及该底部增层电路，电性耦接至该第一半导体元件。