[发明专利]一种基于卷积神经网络的加速处理单元及阵列结构

摘要

本发明公开一种基于卷积神经网络的加速处理单元,用于对局部数据进行卷积运算，所述局部数据包括多个多媒体数据，所述加速处理单元包括第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、乘法器、加法器和第一多路选择器和第二多路选择器。单个加速处理单元通过对第一多路选择器和第二多路选择器的控制，使得乘法器和加法器可重复使用，从而使得一个加速处理单元只需要一个乘法器和一个加法器即可完成卷积运算，减少了乘法器和加法器的使用，在实现同样的卷积运算时，减少乘法器和加法器的使用将会提高处理速度并降低能耗，同时单个加速处理单元片上面积更小。

主权项

1.一种基于卷积神经网络的加速处理单元,用于对局部数据进行卷积运算，所述局部数据包括多个多媒体数据，其特征在于包括第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、乘法器、加法器和第一多路选择器和第二多路选择器；第一寄存器用于输入多媒体数据，其输出端与乘法器的输入端连接，将多媒体数据发送到乘法器；第二寄存器用于输入滤波器权值，其输出端与乘法器的输入端连接，将滤波器权值发送到乘法器；乘法器用于将多媒体数据和滤波器权值相乘，其输出端与第三寄存器连接，将相乘后的结果发送到第三寄存器；第三寄存器的输出端与第一多路选择器的第一端连接；所述第一多路选择器的第二端连接加法器，第三端为前一加速处理单元的部分和输入端，所述第一多路选择器通过状态切换将第三寄存器和加法器连接，或将前一加速处理单元的部分和输入端和加法器连接；所述加法器还与第五寄存器和第四寄存器连接，用于将第一多路选择器传送的相乘后的结果或前一加速处理单元的部分和与第五寄存器中的数据进行加法运算，并将相加后的结果输出到第四寄存器；所述第二多路选择器的第一端和第二端分别连接第四寄存器和第五寄存器，所述第四寄存器通过第二多路选择器连接到第五寄存器。