[发明专利]位宽转换装置

摘要

本发明提供一种位宽转换装置，应用于数据位宽不相同的第一模块与第二模块之间。所述装置包括位宽转换发送子装置及位宽转换接收子装置。其中，所述位宽转换发送子装置将所述第一模块的位宽转换为所述第二模块的位宽，所述位宽转换接收子装置将所述第二模块的位宽转换为所述第一模块的位宽。上述装置不仅可以实现不同位宽模块之间的位宽转换，还可以通过伪随机序列校验器对所述位宽转换装置转换的数据进行校验，上述位宽转换装置能够及时发现位宽转换设计中的错误，并在出现错误时发出中断信号，给芯片的仿真、测试带来了极大方便，提高了系统的可靠性。

主权项

一种位宽转换装置，其特征在于，应用于数据位宽不相同的第一模块与第二模块之间，所述装置包括：位宽转换发送子装置及位宽转换接收子装置，其中，所述位宽转换发送子装置将所述第一模块的位宽转换为所述第二模块的位宽，所述位宽转换接收子装置将所述第二模块的位宽转换为所述第一模块的位宽；所述位宽转换发送子装置包括伪随机序列发生器、选择器、第一入栈控制单元、第一异步输入输出缓存、第一出栈控制单元、第一计数器及发送控制单元，所述伪随机序列发生器的输出端和所述第一模块的数据输出端分别与所述选择器的输入端连接，所述选择器的控制端输入选择信号用于对输入数据进行选择，所述选择器的输出端与所述第一异步输入输出缓存的入栈数据端连接，所述第一入栈控制单元与所述第一异步输入输出缓存的入栈信号控制端连接，所述第一异步输入输出缓存的出栈数据端与发送控制单元连接，所述第一出栈控制单元与所述第一异步输入输出缓存的出栈信号控制端连接，所述第一计数器连接于所述第一出栈控制单元与所述发送控制单元之间，所述第一异步输入输出缓存的写时钟频率与所述第一模块的时钟频率相同，所述第一异步输入输出缓存的读时钟频率与所述第二模块的时钟频率相同；所述位宽转换接收子装置包括伪随机序列校验器、第二出栈控制单元、接收控制单元、第二计数器、第二入栈控制单元及第二异步输入输出缓存，所述接收控制单元的输入端与所述第二模块的数据输出端连接，所述接收控制单元的输出端与所述第二异步输入输出缓存的入栈数据端连接，所述第二入栈控制单元与所述第二异步输入输出缓存的入栈信号控制端连接，所述第二计数器连接在所述第二入栈控制单元与所述接收控制单元之间，所述第二出栈控制单元与所述第二异步输入输出缓存的出栈信号控制端连接，所述第二异步输入输出缓存的出栈数据输出端与所述第一模块的数据输入端连接，所述第二异步输入输出缓存的出栈数据输出端还与所述伪随机序列校验器连接，所述伪随机序列校验器对所述第二异步输入输出缓存的出栈数据输出端的输出的数据进行校验，所述第二异步输入输出缓存的读时钟频率与所述第一模块的时钟频率相同，所述第一异步输入输出缓存的写时钟频率与所述第二模块的时钟频率相同。