[发明专利]多颗FPGA片间互联方法与系统在审
| 申请号： | 201610498881.3 | 申请日： | 2016-06-29 |
| 公开（公告）号： | CN106209307A | 公开（公告）日： | 2016-12-07 |
| 发明（设计）人： | 郭敏;谢海春;蒋汉柏;廖北平 | 申请（专利权）人： | 醴陵恒茂电子科技有限公司 |
| 主分类号： | H04L1/00 | 分类号： | H04L1/00;G06F15/78 |
| 代理公司： | 广州华进联合专利商标代理有限公司 44224 | 代理人： | 林青中 |
| 地址： | 412200 湖南*** | 国省代码： | 湖南;43 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种多颗FPGA片间互联方法与系统，将相互连接的FPGA之间的信号线合并到一起，第一FPGA将并行数据流转换成单比特差分信号数据流数，再发送至互联的第二FPGA，单比特差分信号数据流数中携带有合并在一起信号线的内容和第一FPGA计算得到的第一CRC校验值，第二FPGA将单比特差分信号数据流转换成并行数据流，并根据其携带的合并在一起信号线的内容计算得到第二CRC校验值，当第二CRC校验值与第一CRC校验值一致时，第二FPGA将合并在一起信号线连接至各个功能模块，整个过程中，采用串并转换实现信号的高效传输，另外还采用CRC校验，确保信号传输的准确性与可靠性。 | ||
| 搜索关键词： | 多颗 fpga 片间互联 方法 系统 | ||
【主权项】：
一种多颗FPGA片间互联方法，应用于第一FPGA，其特征在于，包括步骤：将连接至第二FPGA的信号线合并在一起；获取合并在一起信号线的内容，根据所述合并在一起信号线的内容，计算第一CRC校验值；对所述合并在一起信号线的内容和所述第一CRC校验值编码，获得编码后的并行数据流；将所述并行数据流转换成单比特差分信号数据流；发送所述单比特差分信号数据流至所述第二FPGA，以使所述第二FPGA根据所述第一CRC校验值进行校验。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于醴陵恒茂电子科技有限公司，未经醴陵恒茂电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610498881.3/，转载请声明来源钻瓜专利网。
