[发明专利]一种消除三维NAND形成过程中晶圆表面缺陷的方法在审
| 申请号： | 201610515918.9 | 申请日： | 2016-07-04 |
| 公开（公告）号： | CN106128949A | 公开（公告）日： | 2016-11-16 |
| 发明（设计）人： | 龚睿;张高升;隋翔宇;何佳;唐兆云;霍宗亮;高晶;曾明 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L21/3105 | 分类号： | H01L21/3105;H01L21/8247 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 俞涤炯 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及三维存储器领域，尤其涉及一种消除三维NAND形成过程中晶圆表面缺陷的方法，通过在多层氮氧化膜之上沉积完高密度等离子体氧化层后，先利用化学机械研磨工艺平坦化所述高密度等离子体氧化层，再在所述平坦化后的高密度等离子体氧化层之上沉积掩膜层，这样可以研磨掉高密度等离子体氧化层表面的颗粒突起，从而避免沉积掩膜层时引起缺陷，保证了后续通道孔刻蚀工艺的顺利进行。 | ||
| 搜索关键词： | 一种 消除 三维 nand 形成 过程 中晶圆 表面 缺陷 方法 | ||
【主权项】：
一种消除三维NAND形成过程中晶圆表面缺陷的方法，其特征在于，包括：提供一半导体衬底；于所述半导体衬底之上制备复合膜层；在所述复合膜层的上表面制备中间氧化层后，去除所述中间氧化层表面上的凸起；沉积掩膜层覆盖所述中间氧化层的表面；基于覆盖有掩膜层和中间氧化层的所述复合膜层制备所述NAND中的存储堆栈结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610515918.9/，转载请声明来源钻瓜专利网。
- 上一篇：VGA图像采集综合控制装置
- 下一篇：基于云计算的岩土工程安全监测网络系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
