[发明专利]一种正余弦编码器高精度信号处理系统

摘要

本发明公开了一种正余弦编码器高精度信号处理系统，其包括两个增益电路、两个AD转换子系统、四倍频子系统、乘法器一、CORDIC算法子系统、精码计算子系统、速度计算子系统、乘法器二、两个CRC校验子系统。两个增益电路分别接收相位相差90度的Asinα与Bcosα，输出分别连接两个AD转换子系统和四倍频子系统。乘法器一、CORDIC算法子系统分别连接精码计算子系统。四倍频子系统的输出信号与精码计算子系统的输出信号进行叠加后经由乘法器二连接CRC校验子系统一、速度计算子系统。速度计算子系统连接CRC校验子系统二，两个CRC校验子系统的输出端分别作为整个系统的两个输出端。

主权项

一种正余弦编码器高精度信号处理系统，其用于处理增量式旋转编码器输出的两路相位相差90度的Asinα与Bcosα；其特征在于：所述正余弦编码器高精度信号处理系统包括差分放大器一、差分放大器二、AD转换子系统一、AD转换子系统二、四倍频子系统、乘法器一、CORDIC算法子系统、精码计算子系统、速度计算子系统、乘法器二、CRC校验子系统一、CRC校验子系统二；其中，所述差分放大器一的输入端接收Asinα，所述差分放大器一的输出端同时连接所述AD转换子系统一的输入端和所述四倍频子系统的输入端一；所述差分放大器二的输入端接收Bcosα，所述差分放大器二的输出端同时连接所述AD转换子系统二的输入端和所述四倍频子系统的输入端二；两个AD转换子系统的两路输出信号连接所述CORDIC算法子系统的两个输入端，两个AD转换子系统的另两路输出信号连接所述乘法器一的两个输入端，所述乘法器一的输出端、所述CORDIC算法子系统的输出端分别连接所述精码计算子系统的两个输入端；所述四倍频子系统的输出信号与所述精码计算子系统的输出信号进行叠加后送至所述乘法器二的输入端一，所述乘法器二的输出端同时连接所述CRC校验子系统一的输入端、所述速度计算子系统的输入端；所述CRC校验子系统一的输出端作为整个正余弦编码器高精度信号处理系统的输出端一，所述速度计算子系统的输出端连接所述CRC校验子系统二的输入端，所述CRC校验子系统二的输出端作为整个正余弦编码器高精度信号处理系统的输出端二。