[发明专利]一种可在较低电压下稳定工作的SRAM存储单元

摘要

本发明公开了一种可在较低电压下稳定工作的SRAM存储单元，包括两个传输门、两个反相器以及串联在一起的两个NMOS管；其中，两个反相器和第二个传输门组成锁存器；锁存器的第一存储端经第一个传输门与写入数据位线接连，锁存器的第二存储端与第一个NMOS管的栅极连接，第二个NMOS管的栅极与读取数据字线连接，第二个NMOS管的漏极与读取数据位线连接。本发明采用读、写数据的字线各自分开以及读、写数据的位线各自分开的电路架构，并且在第二个反相器的输出端与第一个反相器的输入端之间插入一个传输门用来控制写入数据动作，解决了在电源电压较低的条件下实现正确的数据写入，减少读取数据时对所存储数据的干扰，提升存储单元的静态噪声容限。

主权项

1.一种可在较低电压下稳定工作的SRAM存储单元，其特征在于：包括第一传输门(PS1)、第二传输门(PS2)、第一反相器(INV1)、第二反相器(INV2)、第三NMOS管(MN3)和第四NMOS管(MN4)；所述第一反相器(INV1)、所述第二反相器(INV2)和所述第二传输门(PS2)组成锁存器，所述第二传输门(PS2)连接在所述第一反相器(INV1)的输入端与所述第二反相器(INV2)的输出端之间；所述第二反相器(INV2)的输出端经所述第二传输门(PS2)与所述第一反相器(INV1)的输入端连接后构成所述锁存器的第一存储端(Q)，所述第二反相器(INV2)的输入端与所述第一反相器(INV1)的输出端连接后构成所述锁存器的第二存储端(QB)；所述锁存器的第一存储端(Q)通过所述第一传输门(PS1)与写入数据位线(WBL)接连，所述锁存器的第二存储端(QB)与所述第三NMOS管(MN3)的栅极连接，所述第三NMOS管(MN3)的源极接地，所述第三NMOS管(MN3)的漏极与所述第四NMOS管(MN4)的源极连接，所述第四NMOS管(MN4)的栅极与读取数据字线(RWL)连接，所述第四NMOS管(MN4)的漏极与读取数据位线(RBL)连接；所述第一传输门(PS1)的一个信号输入端和所述第二传输门(PS2)的一个信号输入端均与第一写入数据字线(WWL)连接，所述第一传输门(PS1)的另一个信号输入端和所述第二传输门(PS2)的另一个信号输入端均与第二写入数据字线(WWLB)连接；所述第一反相器(INV1)由第一PMOS管(MP1)和第一NMOS管(MN1)组成，所述第一PMOS管(MP1)的源极接电源，所述第一NMOS管(MN1)的源极接地，所述第一PMOS管(MP1)的栅极与所述第一NMOS管(MN1)的栅极连接，构成所述第一反相器(INV1)的输入端，所述第一PMOS管(MP1)的漏极与所述第一NMOS管(MN1)的漏极连接，构成所述第一反相器(INV1)的输出端；所述第二反相器(INV2)由第二PMOS管(MP2)和第二NMOS管(MN2)组成，所述第二PMOS管(MP2)的源极接电源，所述第二NMOS管(MN2)的源极接地，所述第二PMOS管(MP2)的栅极与所述第二NMOS管(MN2)的栅极连接，构成所述第二反相器(INV2)的输入端，所述第二PMOS管(MP2)的漏极与所述第二NMOS管(MN2)的漏极连接，构成所述第二反相器(INV2)的输出端。