[发明专利]一种基于FPGA 50%占空比小数分频的实现方法有效
| 申请号： | 201610522709.7 | 申请日： | 2016-07-01 |
| 公开（公告）号： | CN106209094B | 公开（公告）日： | 2018-10-30 |
| 发明（设计）人： | 王兴宏;张艳飞;胡凯;闫华 | 申请（专利权）人： | 中国电子科技集团公司第五十八研究所 |
| 主分类号： | H03L7/197 | 分类号： | H03L7/197;H03K23/68 |
| 代理公司： | 无锡派尔特知识产权代理事务所(普通合伙) 32340 | 代理人： | 杨立秋 |
| 地址： | 214035 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于FPGA 50％占空比小数分频的实现方法，包括：采用FPGA内部的四相位时钟组成两组两两互补时钟；采用源触发时钟与互补时钟快速定位目标分频时钟系数的2分频时钟的起始周期、半周期、四分之一周期，四分之三周期位置；将上述各个周期位置通过窄脉冲来标记，快速定位到占空比为50％的半整数分频的关键翻转点，采用差分结构完成输出目标分频时钟。本发明基于FPGA内部的四相位时钟实现小数分频，无需通过计数实现，因此在分频过程中，不存在计数器计数所浪费的时间和所需要的设计空间，能够快速定位到小数分频的周期和占空比50％的时钟位置，在分频锁定后能够稳定输出。 | ||
| 搜索关键词： | 一种 基于 fpga 50 小数 分频 实现 方法 | ||
【主权项】：
1.一种基于FPGA 50％占空比小数分频的实现方法，其特征在于，包括以下步骤：(1)采用FPGA内部的四相位时钟PHASE0和PHASE180、PHASE90和PHASE270的相位关系，组成两组两两互补时钟；(2)采用源触发时钟与互补时钟快速定位目标分频时钟系数N的N*2分频时钟的起始周期、半周期、四分之一周期，四分之三周期位置，分频时钟系数N是半整数；(3)将上述各个周期位置通过窄脉冲来标记，快速定位到占空比为50％的半整数分频的关键翻转点，采用差分结构完成输出目标分频时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十八研究所，未经中国电子科技集团公司第五十八研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610522709.7/，转载请声明来源钻瓜专利网。
