[发明专利]基于TMS320F28335PFGA的程序烧写系统

摘要

本发明涉及一种基于TMS320F28335PFGA的程序烧写系统，属于程序固化技术领域。为了提高TMS320F28335PFGA烧写程序时的高可靠性、防干扰性和便捷性，本发明采用逻辑控制单元、光耦、信号驱动器、嵌位电路和RS‑232电平转换器实现；其主要利用特定IO口信号通过光耦的隔离，经逻辑控制单元采集的PROGRAM‑CONTROL信号来确定TMS320F28335PFGA的烧写程序方式。本发明简单灵活、安全性高、可靠性好、移植性好。

主权项

一种基于TMS320F28335PFGA的程序烧写系统，其特征在于，包括：TMS320F28335PFGA、逻辑控制单元、信号驱动器、第一光耦、RS‑232电平转换器、PC机、嵌位电路以及第二光耦；从第二光耦引出OT端子；所述PC机用于TMS320F28335PFGA烧写程序的运行；PC机与TMS320F28335PFGA建立串行通信网络，RS‑232电平转换器用于TMS320F28335PFGA与PC机之间串行通信的电平转换；第一光耦设置于TMS320F28335PFGA与RS‑232电平转换器之间，用于对TMS320F28335PFGA的串行通信进行隔离，使得TMS320F28335PFGA与PC机之间实现信号隔离；OT端子用于确定TMS320F28335PFGA的程序引导模式，低电平时为程序烧写模式；高电平时为内部Flash加载程序模式；第二光耦设置于嵌位电路与OT端子之间，用于对TMS320F28335PFGA引导方式的状态信号引脚GPIO84进行隔离，使得嵌位电路与OT端子之间实现信号隔离；嵌位电路用于OT端子悬空时，使OT端子输出的信号PROGRAM‑CONTROL固定为高电平；信号驱动器用于设置TMS320F28335PFGA引脚GPIO28的两种功能，当信号PROGRAM‑CONTROL为低电平时，信号驱动器选通，PC机的串行接口接到GPIO28，这时GPIO28设置为RXD，TMS320F28335PFGA处于程序烧写模式；当信号PROGRAM‑CONTROL为高电平时，信号驱动器不工作，TMS320F28335PFGA未处于程序烧写模式，GPIO28设置为外设片选CS6，输出给逻辑控制单元，用于外设片选信号的译码；所述逻辑控制单元用于在未烧写程序状态对所接收到的信息进行译码，在烧写程序过程中，不输出TMS320F28335PFGA上其他外设的片选信号。