[发明专利]一种槽栅MOS

摘要

本发明属于功率半导体技术领域，特别涉及一种槽栅MOS。相比传统的槽栅型，本发明的P型体区和衬底直接连接，将传统的低掺杂外延层替换为槽栅下方的重掺杂N区，体区和重掺杂N区之间弧形的耗尽线有效防止了器件的穿通击穿，而重掺杂N区减小了器件的正向导通电阻。同时与传统的N沟道器件使用N外延不同，该发明在N沟道器件使用P型外延，防止了传统槽栅MOSFET推进P+区时可能对阈值电压生的影响。

主权项

一种槽栅MOS，包括从下至上依次层叠设置的漏极电极(1)、N型重掺杂单晶硅衬底(2)和P型外延层(4)；所述P型外延层(4)上层具有槽栅结构(6)、N+重掺杂源区(5)和P+重掺杂区(9)，所述槽栅结构(6)为闭环结构，在器件俯视图中呈“口”字形，所述槽栅结构(6)由栅氧化层(7)和位于栅氧化层(7)中的栅电极构成；所述栅氧化层(7)与P型外延层(4)和N+重掺杂源区(5)接触；所述N+重掺杂源区(5)接触为闭环结构，在器件俯视图中呈“口”字形，所述P+重掺杂区(9)与N+重掺杂源区(5)接触，所述P+重掺杂区(9)的上表面与部分N+重掺杂源区(5)的上表面具有源极电极(8)，且P+重掺杂区(9)和N+重掺杂源区(5)与源极电极(8)形成欧姆接触；所述P型外延层(4)中还具有N型漂移区(3)，所述N型漂移区(3)的底部与N型重掺杂单晶硅衬底(2)接触，槽栅结构(6)下端位于N型漂移区(3)的上端中，且N型漂移区(3)和P型外延层(4)的冶金结面呈弧形。