[发明专利]一种用于采样保持电路的栅压自举开关电路

摘要

本发明属于模拟集成电路技术领域，具体涉及一种用于采样保持电路的栅压自举开关电路。本发明结构在传统栅压自举电路的基础上添加了自举电压增大电路，从而进一步增大采样自举电压，不仅减小了采样开关的导通电阻，加快了响应速度，而且更是降低了阈值电压V_TH中由于V_in所带来的非线性失真，提高了开关的线性度和采样精度。本发明的目的是提供一种新型的栅压自举开关电路，适用于低电源电压、高精度、高速采样的应用。

主权项

1.一种用于采样保持电路的栅压自举开关电路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、采样开关管MN0、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第一电容C1、第二电容C2和第三电容C3；其中，第五PMOS管MP5的源极接电源，其栅极接正向时钟信号；第三PMOS管MP3的源极接第五PMOS管MP5的漏极，第三PMOS管MP3的栅极接反向时钟信号；第六PMOS管MP6的源极接电源，其栅极接正向时钟信号；第四PMOS管MP4的源极接第六PMOS管MP6的漏极，第四PMOS管MP4的栅极接反向时钟信号，第四PMOS管MP4的漏极通过第二电容C2后接第五PMOS管MP5的漏极；第七NMOS管MN7的漏极接第四PMOS管MP4的漏极，第七NMOS管MN7的源极接地；第四PMOS管MP4的源极通过第三电容C3后接地；第二NMOS管MN2的栅极接正向时钟信号，其源极接地；第一NMOS管MN1的漏极接第二NMOS管MN2的漏极，第一NMOS管MN1的栅极接反向时钟信号，第一NMOS管MN1的源极接外部信号输入端；第一PMOS管MP1的源极接第三PMOS管MP3的漏极，第一PMOS管MP1的栅极接第二PMOS管MP2的漏极，第一PMOS管MP1的漏极通过第一电容C1后接第二NMOS管MN2的漏极；第五NMOS管MN5的漏极接第三PMOS管MP3的漏极，第五NMOS管MN5的栅极接正向时钟信号；第六NMOS管MN6的漏极接第五NMOS管MN5的源极，第六NMOS管MN6的栅极接反向时钟信号，第六NMOS管MN6的源极接地；第二PMOS管MP2的源极接第一PMOS管MP1的漏极，第二PMOS管MP2的栅极接第五NMOS管MN5的源极；采样开关管MN0的栅极接第二PMOS管MP2的漏极，采样开关管MN0的源极接外部信号输入端，采样开关管MN0的漏极为信号输出端；第三NMOS管MN3的漏极接第二PMOS管MP2的漏极，第三NMOS管MN3的栅极接电源；第四NMOS管MN4的漏极接第三NMOS管MN3的源极，第四NMOS管MN4的栅极接正向时钟信号，第四NMOS管MN4的源极接地。