[发明专利]一种应用在低电压环境中的高速动态锁存比较器

摘要

本发明公开了一种应用在低电压环境中的高速动态锁存比较器，其在传统的高速动态锁存比较器的结构下,采用了传统结构+forward body bias的方法，与传统结构相比降低了电源电压以及响应时间，而后又加入与非门,该传统结构+forward body bias+与非门的方法相较于传统结构+forward body bias的方法降低了功耗。所采用的forward body bias的方法，将CMOS的衬底当作另一个栅极，给衬底提供一个与传统结构相反的衬底偏置电压，将PMOS的衬底改接地，而NMOS的衬底改接电源。耗尽层变窄，降低了阈值电压，所需的栅电压也随之降低。

主权项

一种应用在低电压环境中的高速动态锁存比较器，其特征在于：包括第一PMOS管(P1)、第二PMOS管(P2)、第三PMOS管(P3)、第四PMOS管(P4)、第一反相器（I1）、第二反相器（I2）、与非门（NAND）和锁存器；其中所述锁存器包括第一控制端、第二控制端、第一输出端、第二输出端和地端；所述第一PMOS管(P1)的栅极接时钟信号（CLK），第二PMOS 管 (P2)的栅极接与非门的输出端(CLKC)，第三PMOS 管(P3)的栅极接第一输入信号(VIP)，第四PMOS管(P4)的栅极接第二输入信号(VIN)；所述第一PMOS管(P1)的源极接电源（Vdd），第二PMOS管(P2)的源极与第一PMOS管(P1)的漏极相连，所述第三PMOS管(P3)的源极、第四PMOS管(P4)的源极分别与第二PMOS管(P2) 的漏极连接；所述第三PMOS管(P3)的漏极分别与第一反相器(I1)的输入端、锁存器的第一输出端连接；所述第四PMOS管(P4)的漏极分别与第二反相器(I2)的输入端、锁存器的第二输出端连接；所述第一反相器(I1)的输出端(OUTP)和与非门(NAND)的其中一个输入端连接，第二反相器(I2)的输出端(OUTN)和与非门(NAND)的另一个输入端连接；所述第一PMOS管（P1）的衬底即体极、第二PMOS管（P2）的体极、第三PMOS管（P3）的体极、第四PMOS管（P4）的体极均接地；所述第一反相器(I1)、第二反相器(I2)及与非门（NAND）中的所有PMOS管的体极均接地，所有NMOS管的体极一律接电源（Vdd）。