[发明专利]一种用于嵌入式STT‑MRAM芯片工艺流程的加快时序收敛的实现方法在审
| 申请号： | 201610541914.8 | 申请日： | 2016-07-06 |
| 公开（公告）号： | CN107562974A | 公开（公告）日： | 2018-01-09 |
| 发明（设计）人： | 李炜 | 申请（专利权）人： | 中电海康集团有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 杭州之江专利事务所(普通合伙)33216 | 代理人： | 张慧英 |
| 地址： | 311121 浙江省杭州市*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种用于嵌入式STT‑MRAM芯片工艺流程的加快时序收敛的实现方法，该方法先基于逻辑电路的时序约束提取出对应的关键路径，并指导Layout开发者针对这些特殊路径不进行MTJ dummy的添加，在加速时序收敛的同时减少静态功耗，进而提高芯片设计的整体实现质量，提升芯片的性能指标。本发明在芯片实现流程中可操作性强，能够显著提高外围电路的时序关键路径的时序裕量，加快时序收敛的速度，并对静态功耗有一定程度的降低，在低功耗高性能STT‑MRAM设计实现中具有极其现实的意义。 | ||
| 搜索关键词： | 一种 用于 嵌入式 stt mram 芯片 工艺流程 加快 时序 收敛 实现 方法 | ||
【主权项】：
一种用于嵌入式STT‑MRAM芯片工艺流程的加快时序收敛的实现方法，其特征在于包括如下步骤：(1)布线时基于自动布局布线工具的环境下，读入输入文件；(2)调用自动布局布线工具的report_timing命令，将时序敏感的关键路径全部抽取到文件critical_path.lst中；(3)完成Routing布线之后，对STT‑MRAM芯片外围逻辑电路部分添加Dummy，指定工具读取步骤(2)得到的critical_path.lst文件，排除关键路径对应的的Dummy填充。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中电海康集团有限公司，未经中电海康集团有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610541914.8/，转载请声明来源钻瓜专利网。
