[发明专利]一种基于脉冲神经膜系统和匀质神经细胞的逻辑与门设计方法

摘要

本发明提出了本发明提出了一种基于脉冲神经膜系统和匀质神经细胞的逻辑与门设计方法，基于脉冲累加信息编码方式，使用统一神经计算单元，辅以2类信息过滤单元，通过神经计算单元和信息过滤单元的级联实现了逻辑与门的计算过程。本发明基于脉冲神经膜系统和匀质神经细胞的逻辑与门设计方法，将构造逻辑与门使用的神经计算单元种类降至最少的1种，这有助于利用统一的神经计算单元实现神经电路；利用神经元的级联，实现信息的传递和并行处理，最终实现执行逻辑计算的功能，具有分布式并行的计算特性，可以为神经电路的实现提供可行的计算模型。

主权项

一种基于脉冲神经膜系统和匀质神经细胞的逻辑与门设计方法，其特征在于，基于脉冲累加信息编码方式，使用统一的神经计算单元，统一神经计算单元的激发表达式为a*/a→a，其中字母a表示脉冲，脉冲的累加表示为字母a的多重集，a*表示为任意数目的累加脉冲；a→a的含义为：“→”左边的脉冲a表示消耗的脉冲数为1，“→”右边的脉冲a表示传递给临近神经计算单元的脉冲数为1；a*/a→a的含义为：神经计算单元中无论积累多少个脉冲，神经计算单元都将激发，每次消耗1个脉冲，向外发送1个脉冲，直至所包含的脉冲数目变为0；逻辑与门中，第一神经计算单元(in1)接收第一输入信号，第二神经计算单元(in2)接收第二输入信号，第一神经计算单元(in1)和第二神经计算单元(in2)使用a*/a→a激发方式，第三神经计算单元(1)收到来自第一神经计算单元(in1)和第二神经计算单元(in2)的2个脉冲，第四神经计算单元(2)收到来自第一神经计算单元(in1)的1个脉冲，第五神经计算单元(3)收到第二神经计算单元(in2)的1个脉冲；接收到脉冲后，第三神经计算单元(1)、第四神经计算单元(2)、第五神经计算单元(3)也使用a*/a→a激发方式，向第六神经计算单元(out)发送3个脉冲；信息过滤单元(ast1)分别与第三神经计算单元(1)到第六神经计算单元(out)、第四神经计算单元(2)到第六神经计算单元(out)、第五神经计算单元(3)到第六神经计算单元(out)的三条突触连接，将突触上正在传递的脉冲数目与其预设的阈值进行比较：情况1：如果正在传递的脉冲数目大于信息过滤单元的阈值t＝2，那么这些脉冲将被信息过滤单元进行过滤移除，此时脉冲无法通过突触到达目标神经计算单元；情况2：如果正在传递的脉冲数目小于信息过滤单元的阈值t＝2，那么这些脉冲将顺利通过突触到达目标神经计算单元；情况3：如果正在传递的脉冲数目恰好等于信息过滤单元的阈值t＝2，那么这些脉冲将被随机的选择是否通过突触到达目标神经计算单元。