[发明专利]解码方法、存储器存储装置及存储器控制电路单元有效
| 申请号： | 201610543451.9 | 申请日： | 2016-07-12 |
| 公开（公告）号： | CN107608817B | 公开（公告）日： | 2020-11-10 |
| 发明（设计）人： | 萧又华;颜恒麟;张弘琦 | 申请（专利权）人： | 深圳大心电子科技有限公司 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10;G11C29/42 |
| 代理公司： | 深圳壹舟知识产权代理事务所(普通合伙) 44331 | 代理人： | 寇闯 |
| 地址： | 518057 广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种解码方法、存储器存储装置及存储器控制电路单元。此解码方法包括：从存储器模块中读取码字并评估码字的错误等级信息；通过第一信息通道与第二信息通道分别将码字与错误等级信息输入至错误检查与校正电路；判断错误等级信息是否符合预设条件；若是，将码字输入至错误检查与校正电路的第一解码引擎以解码此码字；否则，将码字输入至错误检查与校正电路的第二解码引擎以解码所述码字，其中第一解码引擎的耗电量低于第二解码引擎的耗电量，且第一解码引擎的解码成功率低于第二解码引擎的解码成功率。借此，本发明可在解码电路的耗电量与解码成功率之间取得平衡。 | ||
| 搜索关键词： | 解码 方法 存储器 存储 装置 控制电路 单元 | ||
【主权项】：
一种解码方法，用于包括多个物理单元的可重写非易失性存储器模块，所述解码方法包括：配置第一信息通道与第二信息通道于错误检查与校正电路中；从所述多个物理单元中的第一物理单元读取码字并评估所述码字的错误等级信息；通过所述第一信息通道将所述码字输入至所述错误检查与校正电路并通过所述第二信息通道将所述码字的所述错误等级信息输入至所述错误检查与校正电路；判断所述码字的所述错误等级信息是否符合预设条件；若所述码字的所述错误等级信息符合所述预设条件，将所述码字输入至所述错误检查与校正电路的第一解码引擎并由所述第一解码引擎解码所述码字；以及若所述码字的所述错误等级信息不符合所述预设条件，将所述码字输入至所述错误检查与校正电路的第二解码引擎并由所述第二解码引擎解码所述码字，其中所述第一解码引擎耗费在解码所述码字的第一耗电量低于所述第二解码引擎耗费在解码所述码字的第二耗电量。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳大心电子科技有限公司，未经深圳大心电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610543451.9/，转载请声明来源钻瓜专利网。
