[发明专利]一种SOC内置高精度RC振荡器的校准系统有效

专利信息
申请号: 201610543567.2 申请日: 2016-07-12
公开(公告)号: CN106066661B 公开(公告)日: 2019-03-08
发明(设计)人: 梁步阁;张岩松;张锋;容睿智;赵旸 申请(专利权)人: 中南大学
主分类号: G06F1/08 分类号: G06F1/08
代理公司: 贵阳睿腾知识产权代理有限公司 52114 代理人: 谷庆红
地址: 410083 湖南*** 国省代码: 湖南;43
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及集成电路领域,特别是涉及超大规模集成电路(VLSI)领域的设计方法。一种易于实现的SOC内置高精度RC Oscillator的校准系统,其特征在于:包括片外基准,以及通过复用IO连接的集成电路,所述的集成电路包括片内时钟校准逻辑,片内时钟校准逻辑与复用IO连接,所述的片内时钟校准逻辑与片内RC振荡电路连接,片内RC振荡电路连接有复用输出端,所述片内RC振荡电路和复用输出端之间反馈信号给片内时钟校准逻辑,所述的片内时钟校准逻辑还连接有片内FLASH。本发明提出一种易于实现的、高效的、低成本的、可靠的方法,实现高精度的Oscillator的校准。
搜索关键词: 一种 易于 实现 soc 内置 高精度 rc oscillator 校准 系统
【主权项】:
1.一种SOC内置高精度RC振荡器的校准系统,其特征在于:包括片外基准,以及通过复用IO连接的集成电路,所述的集成电路包括片内时钟校准逻辑单元,片内时钟校准逻辑单元与复用IO连接,所述的片内时钟校准逻辑单元与片内RC振荡电路连接,片内RC振荡电路连接有复用输出端,所述片内RC振荡电路和复用输出端之间反馈信号给片内时钟校准逻辑单元,所述的片内时钟校准逻辑单元还连接有片内FLASH;所述的片内RC振荡电路设置有与可微调电阻连接的第一接口;所述的片内RC振荡电路输出的信号作为片内时钟校准逻辑单元的时钟信号;所述校准系统的校准方法,包括以下步骤:a01:片内时钟校准逻辑单元从片内FLASH中导出校准信息到片内时钟校准逻辑单元;a02:判断导出的数据,如果为FFH,表明导出的信息无效;因为擦除后的CMOSflashmacro,所有空间都为FFH,读出FFH表明此空间没有存储过信息,校准字节也不允许为FFH;如果判断数据为FFH则转入a03,否则转入a12,将此数据导入到adj_byte;a03:已经进入校准阶段,IC内部等待外部基准信号的到来;a04:等待人工指令启动外部基准,如果没有指令则返回a03,否则到a05;a05:IC内部计数器启动,用clk_out来计数低电平的宽度;片外基准PC以固定的波特率发送00H字节,因此,能够收到9bit宽度的低电平;a06:通过比较即时计数值与目标值,来判断自校准是否完成;如果完成则以同样的波特率反馈成功字节AAH;如果没有完成则到a10,a10先判断是否已经到达扫描边界;如果没有到达边界,则到a11,a11反馈失败字节55H后,进入到a05,循环校准;如果到达边界,则直接到达a07反馈成功字节AAH;外部基准PC在判断接收的数据时,由于时钟没有校准,因此即时计数值与目标值的波特率不同,接收的失败字节不是55H;a07反馈成功字节AAH的时候,如果外部基准PC收到不是AAH,也说明没有成功;外部基准PC没有收到AAH视为没有校准完、或者没校准成功;a08:此处,校准已经成功完成,进入记录校准字节的阶段,我们将此时adj_byte信息写入FLASH中;a09:写入完成,退出操作,校准结束;所述校准系统的片内时钟校准逻辑单元的校准方法:复用IO传递给片内时钟校准逻辑单元的信号通道为RX,称为片内RX,片内时钟校准逻辑单元向复用IO传递信号的通道为TX,称为片内TX;包括以下步骤:s01:片内时钟校准逻辑单元从片内FLASH中导出校准信息到片内时钟校准逻辑单元;s02:判断导出的数据,如果为FFH,表明导出的信息无效,因为擦除后的CMOSflashmacro,所有空间都为FFH,读出FFH表明此空间没有存储过信息,校准字节也不允许为FFH;如果判断数据为FFH则转入s03,否则转入s28;s03:将adj_byte设置为中间值80H,并进入standby模式,等待基准信号;s04:判断片内RX是否有下降沿到来,Uart的空闲状态下是高电平,一旦有下降沿到来,表示有信息进入IC;s05:启动计数器,用clk_out计数低电平信号的宽度,片外基准PC以固定的波特率发送00H字节,因此,能够收到9bit宽度的低电平;s06:判断片内RX是否有上升沿到来,上升沿到来表示一个字节传递结束,记录此时计数器的值,与目标值进行对比,如果小于目标值表明内部频率偏小,则到s07,否则到s15;s07:将adj_byte设置为最小值00H,即clk_out此时输出最大频率;s08:通过片内TX,返回错误字节55H;s09:将计数器清零,并进入standby模式,等待片内RX下一次下降沿到来;s10:启动计数器,用更新后的clk_out重新计数低电平信号的宽度;s11:判断clk_out是否调整为最大频率,如果不是则到s12,否则到s13;s12:在最大频率大于目标频率的前提下,进入顺序微调频率的过程,在顺序调整过程中,adj_byte等于00H的条件下,必然有记录宽度大于目标值的情况,因此,顺序增加adj_byte就能使clk_out逐渐逼近目标,监测片内RX上升沿到来时,记录计数器的值,一旦出现记录值小于目标值,则跳出到s23;否则转到s14,经过s14的微调后,再返回s08;s13:在adj_byte等于00H的条件下,判断内部最大频率是否大于目标,如果大于则具备调整的条件,从而进入s14来顺序微调,否则不具备调整的条件,直接跳出到s23;s14:逐次递增微调的过程;s15:将adj_byte设置为最小值FFH,即clk_out此时输出最小频率;s16:通过片内TX,返回错误字节55H;s17:将计数器清零,并进入standby模式,等待片内RX下一次下降沿到来;s18:启动计数器,用更新后的clk_out重新计数低电平信号的宽度;s19:判断clk_out是否调整为最小频率,如果不是则到s20,否则到s21;s20:在最小频率小于目标频率的前提下,进入顺序微调频率的过程,在顺序调整过程中,adj_byte等于FFH的条件下,必然有记录宽度小于目标值的情况,因此,顺序减小adj_byte就能使clk_out逐渐逼近目标,监测片内RX上升沿到来时,记录计数器的值,一旦出现记录值大于目标值,则跳出到s23;否则转到s22,经过s22的微调后,再返回s16;s21:在adj_byte等于FFH的条件下,判断内部最小频率是否小于目标,如果小于则具备调整的条件,从而进入s22来顺序微调,否则不具备调整的条件,直接跳出到s23;s22:逐次递减微调的过程;s23:校准成功,立即返回AAH,因为时钟已经达到目标,上位机能够收到此信息,不具备调整空间的情况也转到此步骤,需要时间,才能使外部基准意识到内部发生了越界的情况;s24:接收新命令;s25:判断是否为写命令;s26:内部收到异常命令,则直接将命令返回,说明校准发生了错误,或者内部发生了越界,不具备校准的条件;s27:校准成功,结束;s28:将导出的有效校准信息加载到adj_byte。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中南大学,未经中南大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610543567.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top