[发明专利]多路数据合成时钟产生装置

摘要

本发明提供一种多路数据合成时钟产生装置，包括产生电路和脉宽恢复电路，产生电路用于根据全速时钟产生数据合成时钟，脉宽恢复电路用于根据全速时钟的反相时钟，对数据合成时钟中消减的脉宽进行恢复。本发明通过根据全速时钟的反相时钟，对数据合成时钟中消减的脉宽进行恢复，可以解决由于前级不理想时序造成的多路数据合成时钟脉宽削减问题，为后级动态逻辑MUX提供脉宽满足使用要求的多路数据合成时钟。

主权项

1.一种多路数据合成时钟产生装置，其特征在于，包括产生电路和脉宽恢复电路，所述产生电路用于根据全速时钟产生数据合成时钟，所述脉宽恢复电路用于根据所述全速时钟的反相时钟，对所述数据合成时钟中消减的脉宽进行恢复；所述产生电路用于根据所述全速时钟、第一分频时钟和第二分频时钟生成第一脉冲，并对所述第一脉冲进行反相，从而产生所述数据合成时钟，所述第一分频时钟和所述第二分频时钟为所述全速时钟的分频时钟，分频倍数等于所需合成数据的路数且占空比为1/2，所述第一分频时钟与所述第二分频时钟的相位差为所述全速时钟的一个周期；所述产生电路用于所述全速时钟为高电平，所述第一分频时钟和所述第二分频时钟为低电平时，所述第一脉冲为低电平；所述全速时钟为低电平时，所述第一脉冲为高电平；所述产生电路包括第一PMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第一反相器，所述第一PMOS管的源极连接电源，漏极连接所述第二NMOS管的漏极，所述第二NMOS管的源极连接所述第三NMOS管的漏极，所述第三NMOS管的源极连接所述第四NMOS管的漏极，所述第四NMOS管的源极接地；所述第一PMOS管和所述第二NMOS管的栅极都连接所述全速时钟，所述第三NMOS管的栅极连接所述第一分频时钟，所述第四NMOS管的栅极连接所述第二分频时钟，所述第一PMOS管的漏极用于输出所述第一脉冲，且连接所述第一反相器的输入端，所述第一反相器的输出端用于输出所述数据合成时钟；所述全速时钟为高电平，所述第一分频时钟和所述第二分频时钟为低电平时，所述第二NMOS管、所述第三NMOS管和所述第四NMOS管都导通，所述第一脉冲为低电平；所述全速时钟为低电平时，所述第一PMOS管导通，所述第一脉冲为高电平。