[发明专利]一种双余度浮空器测控装置

摘要

本发明涉及一种双余度浮空器测控装置，包括主控CPU和辅控CPU，二者均通过仲裁器与FPGA芯片双向通讯，FPGA芯片分别与差分接口电路、并行接口电路双向通讯，并行接口电路与继电器互锁电路双向通讯，差分接口电路、继电器互锁电路均与外部关键执行机构双向通讯，所述FPGA芯片的输入端与模拟接口电路的输出端相连，模拟接口电路的输入端分别接电压传感器、电流传感器；多串口卡通过防浪涌电路与外部传感器双向通讯。本发明采用双冗余测控技术，根据监测两路CPU之间的心跳线信号，完成双模块的任务切换，将看门狗信号发给仲裁器，通过信号量实现两块CPU模块软件同步，随后两个心跳计算器开始计时，完成任务冗余的无缝切换。

主权项

一种双余度浮空器测控装置，其特征在于：包括主控CPU和辅控CPU,二者均通过仲裁器与FPGA芯片双向通讯，FPGA芯片分别与差分接口电路（1）、并行接口电路（2）双向通讯，并行接口电路（2）与继电器互锁电路（4）双向通讯，差分接口电路（1）、继电器互锁电路（4）均与外部关键执行机构双向通讯，所述FPGA芯片的输入端与模拟接口电路（3）的输出端相连，模拟接口电路（3）的输入端分别接用于采集系留气球的电压的电压传感器、用于采集系留气球电流的电流传感器；所述主 控CPU、辅控CPU和多串口卡三者之间通过ISA总线进行数据通讯，多串口卡通过防浪涌电路（5）与外部传感器双向通讯；所述差分接口电路（1）包括第一差分驱动器D1，其RX+端口和RX‑端口接收外部关键执行机构的差分数据，第一差分驱动器D1的RX+端口连接上拉电阻R1，第一差分驱动器D1的RX‑端口连接下拉电阻R3，匹配电阻R2跨接在第一差分驱动器D1的RX+端口和RX‑端口上，第一差分驱动器D1输出电平为5V的Rx信号，经过第一电平转换器D2转换成3.3V电平输出至FPGA芯片的第一输入端，FPGA芯片输出使能信号分别至第一差分驱动器D1和第二差分驱动器D3，FPGA芯片输出Tx串口控制信号至第二差分驱动器D3，第二差分驱动器D3的Tx+端口和Tx‑端口分别输出Tx+、Tx‑差分信号至外部关键执行机构，第二差分驱动器D3的Tx+端口连接上拉电阻R4，第二差分驱动器D3的Tx‑端口连接下拉电阻R6，匹配电阻R5跨接在第二差分驱动器D3的Tx+端口和Tx‑端口上。