[发明专利]沟槽功率器件及制作方法有效
申请号: | 201610555704.4 | 申请日: | 2016-07-12 |
公开(公告)号: | CN105931955B | 公开(公告)日: | 2019-05-03 |
发明(设计)人: | 杨彦涛;向璐;赵金波;赵学锋;李立文 | 申请(专利权)人: | 杭州士兰集成电路有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L29/78;H01L21/336 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 智云 |
地址: | 310018 浙江省杭州市杭*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明揭示了一种沟槽功率器件及制作方法。本发明提供的一种沟槽功率器件及制作方法,通过在第一沟槽和第二沟槽的上部形成具有一定厚度第一介质层,使得沟槽栅极区域距离半导体衬底表面有一定距离,再进行接触孔刻蚀时,可以使接触孔的线宽进一步做的更小。从而在现有光刻设备条件下实现更小线宽和更大的套刻余量,进而实现更小线宽的器件结构的生产,同时使产品的参数和可靠性满足要求。 | ||
搜索关键词: | 沟槽 功率 器件 制作方法 | ||
【主权项】:
1.一种沟槽功率器件的制作方法,包括:提供半导体衬底;在所述半导体衬底中形成第一沟槽和第二沟槽;在所述半导体衬底上及所述第一沟槽和第二沟槽的侧壁和底壁上生长栅介电层;在所述第一沟槽和第二沟槽中形成栅极材料层;在所述第一沟槽和第二沟槽中的栅极材料层上形成第一介质层;在所述半导体衬底中第一沟槽和第二沟槽两侧形成P阱;在所述半导体衬底中第一沟槽和第二沟槽两侧所述P阱上形成N型区;在所述半导体衬底上形成覆盖介质层,所述覆盖介质层包括覆盖所述半导体衬底的第二介质层以及覆盖所述第二介质层的第三介质层,所述第二介质层的厚度为100Å‑5000Å,所述第三介质层的厚度为2000Å‑15000Å;光刻并刻蚀所述覆盖介质层至所述半导体衬底中,形成接触孔,所述接触孔位于第一沟槽两侧和第二沟槽中;在所述接触孔底部形成P型区;其中,所述第一沟槽的宽度为L1,所述第一沟槽顶部的第三介质层的顶部宽度为L3,且满足L3>L1;所述接触孔的深度小于等于1μm;所述接触孔的顶部开口宽度为L4,L4代表接触孔光刻的极限宽度,所述接触孔的底部区域线宽为L5,且满足L5<L4。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州士兰集成电路有限公司,未经杭州士兰集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610555704.4/,转载请声明来源钻瓜专利网。
- 上一篇:一种具有高结合强度的引线框架
- 下一篇:双螺旋水槽型强流电子束收集极
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造