[发明专利]GOA电路

摘要

本发明提供一种GOA电路，所述GOA电路通过在第二节点和正反向扫描控制模块之间增设第三薄膜晶体管，所述第三薄膜晶体管栅极受正反向扫描控制模块控制，源极接入恒压高电位，漏极经由常开的第四薄膜晶体管与第二节点电性连接，能够防止在触控扫描期间第二节点的电位下滑，提升GOA电路的稳定性，还通过将第七薄膜晶体管的源极接入第M+2条时钟信号，栅极电性连接于第六薄膜晶体管的漏极，以减少第七薄膜晶体管反复开启的次数，防止第七薄膜晶体管的阈值电压偏移。

主权项

1.一种GOA电路，其特征在于，包括：级联的多级GOA单元，每一级GOA单元均包括：正反向扫描控制模块(100)、输出模块(200)、节点控制模块(300)、及输出重置模块(400)；设M和N均为正整数，除第一级GOA单元、第二级GOA单元、倒数第二级GOA单元、及最后一级GOA单元外，在第N级GOA单元中：所述正反向扫描控制模块(100)包括：第一薄膜晶体管(T1)、以及第二薄膜晶体管(T2)；所述第一薄膜晶体管(T1)的栅极电性连接于第N‑2级GOA单元的输出端(G(N‑2))，源极接入正向扫描控制信号(U2D)，漏极电性连接于第一节点(H(N))；所述第二薄膜晶体管(T2)的栅极电性连接于第N+2级GOA单元的输出端(G(N+2))，源极接入反向扫描控制信号(D2U)，漏极电性连接于第一节点(H(N))；所述输出模块(200)包括：第十二薄膜晶体管(T12)；所述第十二薄膜晶体管(T12)的栅极电性连接于第二节点(Q(N))，源极接入第M条时钟信号(CK(M))，漏极电性连接于输出端(G(N))；所述节点控制模块(300)包括：第三薄膜晶体管(T3)、第四薄膜晶体管(T4)、第五薄膜晶体管(T5)、第六薄膜晶体管(T6)、第七薄膜晶体管(T7)、第八薄膜晶体管(T8)、第九薄膜晶体管(T9)、第十薄膜晶体管(T10)、第十一薄膜晶体管(T11)、第一电容(C1)、第二电容(C2)、以及第三电容(C3)；所述第三薄膜晶体管(T3)的栅极电性连接于第一节点(H(N))，源极接入恒压高电位(VGH)，漏极电性连接于第三节点(K(N))；所述第四薄膜晶体管(T4)的栅极接入恒压高电位(VGH)，源极电性连接于第三节点(K(N))，漏极电性连接于第二节点(Q(N))；所述第五薄膜晶体管(T5)的栅极与源极均接入第M条时钟信号(CK(M))，漏极电性连接于第四节点(W(N))；所述第六薄膜晶体管(T6)的栅极电性连接于第四节点(W(N))，源极接入第M+2条时钟信号(CK(M+2))，漏极电性连接于第七薄膜晶体管(T7)的栅极；所述第七薄膜晶体管(T7)的源极接入第M+2条时钟信号(CK(M+2))，漏极电性连接于第五节点(P(N))；所述第八薄膜晶体管(T8)的栅极电性连接于第一节点(H(N))，源极电性连接于第四节点(W(N))，漏极接入恒压低电位(VGL)；所述第九薄膜晶体管(T9)的栅极电性连接于第一节点(H(N))，源极电性连接于第五节点(P(N))，漏极接入恒压低电位(VGL)；所述第十薄膜晶体管(T10)的栅极电性连接于第五节点(P(N))，源极电性连接于第二节点(Q(N))，漏极接入恒压低电位(VGL)；所述第十一薄膜晶体管(T11)的栅极电性连接于第五节点(P(N))，源极电性连接于输出端(G(N))，漏极接入恒压低电位(VGL)；所述第一电容(C1)的一端电性连接于第三节点(K(N))，另一端接入恒压低电位(VGL)；所述第二电容(C2)的一端电性连接于第五节点(P(N))，另一端接入恒压低电位(VGL)；所述第三电容(C3)的一端电性连接于第四节点(W(N))，另一端接入恒压低电位(VGL)；所述输出重置模块(400)包括：第十三薄膜晶体管(T13)；所述第十三薄膜晶体管(T13)的栅极接入全局控制信号(GAS)，源极电性连接于输出端(G(N))，漏极电性连接于恒压低电位(VGL)。