[发明专利]基于RBF的模式分类器及其工作方法

摘要

本发明提出了一种基于RBF的模式分类器及其工作方法，通过并联适当数量的模式分类器，给定适当的外界偏置电压，可实现模式分类的功能。本发明可集成为专用的神经网络芯片，具有体积小、方便携带、可嵌入等优点，可以实现高度的并行计算，克服了软件实现模式分类器的体积大、不易携带、不易嵌入、运算速度慢的缺陷。本发明还可以通过适当增加RBF神经元电路模块的数目或通过将本发明进行并联的方式，来扩展电路的功能，使其解决更复杂的模式分类问题。本发明凭借其可嵌入性、便携性、高速性、可扩展等优点，有望在模式分类等人工智能领域得到广泛的应用。

主权项

1.一种基于RBF的模式分类器，其特征在于：包括第一至第四RBF神经元电路模块、第一至第四电阻及第一至第五Gilbert乘法器；所述第一至第五Gilbert乘法器的电流输出端依次连接作为分类器的输出端Iout；第一RBF神经元电路的输出分别接第一电阻一端及第一Gilbert乘法器的第一输入；第一电阻另一端分别接地及第一Gilbert乘法器第二输入；第二RBF神经元电路的输出分别接第二电阻一端及第二Gilbert乘法器的第一输入；第二电阻另一端分别接地及第二Gilbert乘法器第二输入；第三RBF神经元电路的输出分别接第三电阻一端及第四Gilbert乘法器第一输入；第三电阻另一端分别接地及第四Gilbert乘法器第二输入；第四RBF神经元电路的输出分别接第四电阻一端及第五Gilbert乘法器第一输入；第四电阻另一端分别接地及第五Gilbert乘法器第二输入；所述第一RBF神经元电路模块的第一输入端为Vx，第二输入端为Vx0，第三输入端为Vy，第四输入端为Vy0；所述第二RBF神经元电路模块的第一输入端为Vx，第二输入端为Vx0'，第三输入端为Vy，第四输入端为Vy0'；所述第三RBF神经元电路模块的第一输入端为Vx，第二输入端为Vx0”，第三输入端为Vy，第四输入端为Vy0”；所述第四RBF神经元电路模块的第一输入端为Vx，第二输入端为Vx0”'，第三输入端为Vy，第四输入端为Vy0”'；第一Gilbert乘法器第一控制输入端为Vw1，第二控制输入端为Vw2；第二Gilbert乘法器第一控制输入端为Vw1'，第二控制输入端为Vw2'；第三Gilbert乘法器第一控制输入端为Vw1”，第二控制输入端为Vw2”；第四Gilbert乘法器第一控制输入端为Vw1”'，第二控制输入端为Vw2”'；第五Gilbert乘法器第一控制输入端为Vw1””，第二控制输入端Vw2””；第三Gilbert乘法器的第三端为Vb；第一至第四RBF神经元电路模块均包括两个Gilbert乘法器、开平方根电路及类高斯函数产生电路；所述开平方根电路包括第十八至第二十六晶体管M18～M26；第十八晶体管M18集电极及第十九晶体管M19基极连接作为开平方根电路输入端Iin；第十八晶体管M18基极分别接第二十六晶体管M26基极、第十九晶体管M19发射极及第二十四晶体管M24集电极；第十九晶体管M19基极接第二十一晶体管M21基极；第二十晶体管M20基极接其集电极；第二十一晶体管M21发射极接第二十晶体管M20集电极；第二十一晶体管M21集电极接第二十二晶体管M22集电极；第二十二晶体管M22基极接第二十三晶体管M23基极；第十九晶体管M19集电极、第二十二晶体管M22发射极及第二十三晶体管M23发射极连接在一起接高电平；第二十三晶体管M23集电极分别接第二十五晶体管M25集电极及输出Iout2；第二十四晶体管M24基极分别接第二十五晶体管M25基极与输出端Vb；第二十六晶体管M26集电极接输出Iout2；第十八晶体管M18发射极及第二十四至第二十六晶体管M24～M26发射极连接在一起接地；Gilbert乘法器均包括第一至第十七晶体管M1～M17；第一晶体管至第六晶体管M1～M6的发射极连接在一起接高电平；第一晶体管M1的基极接第二晶体管M2的基极；第一晶体管M1的集电极分别接第九晶体管M9的发射极及第十晶体管M10的发射极；第二晶体管M2的基极接第二晶体管M2的集电极；第二晶体管M2的集电极接第七晶体管M7的集电极；第三晶体管M3的基极接第四晶体管M4的基极；第三晶体管M3的基极接第三晶体管M3的集电极；第三晶体管M3的集电极接第八晶体管M8的集电极；第四晶体管M4的集电极分别接第十一晶体管M11的发射极及第十二晶体管M12的发射极；第五晶体管M5的基极接第六晶体管M6的基极；第五晶体管M5的基极接第五晶体管M5的集电极；第五晶体管M5的集电极接第十四晶体管M14的集电极；第六晶体管M6的集电极分别接第十七晶体管M17的集电极及输出Iout1；第七晶体管M7的基极接Vw1；第七晶体管M7的发射极分别接第八晶体管的发射极及第十三晶体管M13的集电极；第八晶体管M8的基极接Vw2；第九晶体管M9的基极接第十二晶体管M12的基极；第九晶体管M9的集电极分别接第十一晶体管M11的集电极及第十五晶体管M15的集电极；第十晶体管M10的基极接第十一晶体管M11的基极；第十晶体管M10的集电极分别接第十二晶体管M12的集电极及第十六晶体管M16的集电极；第九晶体管M9和第十晶体管M10的基极分别接Vin的正负极；第十三晶体管M13的基极接Vbias；Vbias为偏置电压；第十四晶体管M14的基极接第十五晶体管M15的基极；第十五晶体管M15的基极接其集电极；第十六晶体管M16的基极接第十七晶体管M17基极；第十六晶体管M16的基极接其集电极；第十三至第十七晶体管M13～M17的发射极连接一起接地。