[发明专利]一种高可靠高压大电流机电伺服驱动器

摘要

一种高可靠高压大电流机电伺服驱动器，其中的IGBT在关断过程中产生在集电极和发射极之间的尖峰电压可以被有效抑制，同时伴随尖峰电压之后的由于母线电感过大引起的波动电压的峰值也可以得到抑制，确保了机电伺服驱动器的高可靠，其中的IGBT驱动电路在接收到低电平输入后，不直接输出‑8V电平进行关断，而是输出一小段时间的+14.5V和+7V间的某一个中间电平，比如+9V，再输出‑8V进行关断。由于IGBT的集电极电流与门极开通电压成正比，+9V的门极电平会将IGBT的集电极电流限制在一个较低的值，随后驱动电路再输出‑8V关断IGBT时，产生的电流变化率就不会过大，即实现了对尖峰电压的抑制，保护了IGBT的安全。

主权项

1.一种高可靠高压大电流机电伺服驱动器，其特征在于：包括叠层母排、支撑电容、吸收电容、IGBT及其驱动电路；IGBT及其驱动电路为N组，每组IGBT及其驱动电路包括IGBT驱动电路、IGBT；每个IGBT的门极连接IGBT驱动电路的输出端OUT，每两个IGBT组成一个半桥模块，一个半桥模块中的两个IGBT分别记为第一IGBT和第二IGBT，第一IGBT的发射极 和第二IGBT的集电极相连，记为U相，同时连接外部三相驱动电机绕组的一相；同理，其它两个半桥模块的分别连接外部三相驱动电机绕组的另外两相，记为V相和W相；叠层母排的底侧设有三组端子，记为内部端子，内部端子分为正端和负端，内部端子的正端和负端分别与IGBT的正、负端子连接；叠层母排上侧引出两个端子，记为外接端子，分别为正端子和负端子，正端子通过叠层母排与每组内部端子的正端相连，负端子通过叠层母排与每组内部端子的负端相连；外接端子用于与外部连接器相连；叠层母排上布置安装支撑电容和吸收电容；第一IGBT的集电极连接叠层母排的内部端子的正端，第二IGBT的集电极连接叠层母排的内部端子的负端，每个半桥模块对应一个吸收电容，该吸收电容并联在对应的半桥模块的第一IGBT的集电极和第二IGBT的发射极之间；叠层母排的三组内部端子的正端连接在一起，叠层母排的三组内部端子的负端连接在一起，使每个半桥模块的第一IGBT的集电极通过叠层母排连接，并使每个半桥模块的第二IGBT的发射极通过叠层母排连接；支撑电容为两个，每个支撑电容均并联在叠层母排的三组内部端子的正端和负端之间；IGBT驱动电路包括：FPGA、晶振、比较器A1、放大器A2、功率放大模块、放大器A3、NMOS管M1、NMOS管M2、电阻R、NMOS管M3、电容C、齐纳二极管ZD、受控电流源1、受控电流源2、电源管理模块；FPGA包括一个与门、逻辑处理模块和检测控制模块；与门的一个输入连接控制信号IN_PWM，晶振给FPGA提供时钟，逻辑处理电路的输入连接与门的输出，逻辑处理模块能够输出两路信号，逻辑处理模块能够输出的两路信号的其中第一路信号与逻辑处理模块的输入信号电平相同；逻辑处理模块的两路输出分别作为功率放大模块的两路输入，功率放大模块对两路输入的信号进行功率放大后，输出两路放大后的信号，其中第一路送至NMOS管M1的栅极，第二路送至NMOS管M2的栅极；NMOS管M1的漏极连接外部+15V电源，NMOS管M2的源极连接外部‑8V电源，NMOS管M1的源极和NMOS管M2的漏极 相连，作为IGBT驱动电路的输出端OUT，电阻R并联在NMOS管M2的漏极 和源极之间；FPGA的检测控制模块的一个输出连接电源管理模块，为电源管理模块提供选择指令信号；检测控制模块的一个输入连接控制信号IN_PWM，检测控制模块的另一个输出连接放大器A2的输入，放大器A2的输出连接NMOS管M3的栅极，检测控制模块的输出选择指令信号连接至电源管理模块的输入，电源管理模块的一个输出连接到受控电流源1的输入，另一个输出连接到受控电流源2的输入，受控电流源1的输出和受控电流源2的输出连接到NMOS管M3的漏极 和比较器A1的正输入端，NMOS管M3的源级接地，电容C并联在NMOS管M3的漏极 和源级之间，齐纳二极管ZD的正极连接NMOS管M3的源级，齐纳二极管ZD的负极连接NMOS管M3的漏极 ；比较器A1的负输入端连接外部+7V电源，NMOS管M3的漏极 还连接功率放大器A3的输入，功率放大器A3的输出连接到IGBT驱动电路的输出端OUT，比较器A1的输出连接与门的另一个输入端和检测控制模块的另一个输入。