[发明专利]一种快速瞬态响应高电源抑制比的带隙基准电路

摘要

本发明属于模拟集成电路技术领域，涉及一种快速瞬态响应高电源抑制比的带隙基准电路，包括包含带隙基准核心电路(Bandgap Core)、误差放大器(Error Amplifier)、电压预调整电路(Pre‑regulator)。技术上主要采用了将Widlar基准与Kuijk基准相结合的双环路控制策略，用于提高负载调整率和瞬态响应速度；此外，本发明还引入了电压预调整技术，有效实现了对传统带隙基准电路电源抑制比的提高。

主权项

一种具有双环路控制的带隙基准电路，其特征在于，包含带隙基准核心电路(Bandgap Core)、误差放大器(Error Amplifier)、电压预调整电路(Pre‑regulator)。根据权利要求1的描述，其特征在于，所述双环路控制带隙基准电路包括第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4、第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容Cc；第一三极管Q1的发射极接地，其集电极接第二三极管Q2的基极，其基极通过第四电阻R4与自身的集电极相连；第二三极管Q2的发射极通过第五电阻R5连接到地，其基极接第一三极管Q1的集电极，其集电极接第三三极管Q3的基极；第三三极管Q3的发射极接地，其基极接第二三极管Q2的集电极，其集电极接第一MOS管的源极；第四三极管Q4的发射极接地，其基极接第一三极管Q1的基极，其集电极接第二MOS管的源极。第一MOS管M1的源极接第三三极管Q3的集电极，其栅极与漏极相连并接到第三MOS管M3的源极；第二MOS管M2的源极接第四三极管Q4的集电极，其栅极接第一MOS管M1的栅极，其漏极接第四MOS管M4的漏极；第三MOS管M3的源极接第六MOS管M6的漏极，其栅极接第四MOS管M4的栅极；第四MOS管M4的栅极与漏极相连并接到第二MOS管M2的漏极；第五MOS管M5的栅极接第三MOS管M3的漏极，其源极接第六MOS管M6的漏极，其漏极接第一电阻R1，并作为整个带隙基准电路的输出vref；第六MOS管M6的源极接输入电源vin，其栅极接外部偏置电压vbp1；第七MOS管M7的源极接地，其栅极接第八MOS管M8的漏极，其漏极接第六MOS管M6的漏极；第八MOS管M8的源极接地，其栅极接外部偏置电压vbn1；第九MOS管M9的源极接第六MOS管M6的漏极，其栅极接第一MOS管M1的漏极，其漏极接第八MOS管M8的漏极；第一电阻R1一端接第五MOS管M5的源极，另一端接第二电阻R2；第二电阻R2一端接电阻R1，另一端接第一三极管Q1的基极；第三电阻R3一端接第一电阻R1，另一端接第二三极管Q2的集电极；第四电阻R4一端接第一三极管Q1的基极，另一端接第一三极管Q1的集电极；第五电阻R5一端接地，另一端接第二三极管Q2的发射极；第一电容Cc一端接第三三极管Q3的基极，另一端接第五MOS管M5的栅极。