[发明专利]一种基于DMA的序列波形合成方法有效
申请号: | 201610592779.X | 申请日: | 2016-07-25 |
公开(公告)号: | CN106227673B | 公开(公告)日: | 2019-05-17 |
发明(设计)人: | 张轩;黄成;吴杨;李鑫;崔朋旭 | 申请(专利权)人: | 东南大学—无锡集成电路技术研究所 |
主分类号: | G06F12/06 | 分类号: | G06F12/06 |
代理公司: | 南京瑞弘专利商标事务所(普通合伙) 32249 | 代理人: | 张耀文 |
地址: | 214135 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种基于DMA的序列波形合成算法,采用Altera公司的SG‑DMA,序列波形合成算法的关键在于波形序列地址的产生,该算法利用SG‑DMA内部的描述字处理器,根据不同序列对段个数、段重复次数以及循环模式的要求,设置由多个描述字组成的描述字链,在嵌入式开发过程中依次完成对各个描述字所携带的数据传输基本参数的配置过程。此过程根据每个描述字指向的数据源确定最终序列地址的产生,多个不同的描述字以链表形式顺序相连且指向同一数据源完成单个序列的重复,反之指向不同数据源完成不同序列之间的跳转。对比传统的在FPGA内部通过Verilog编程实现的序列地址产生方式,本发明所采用的基于DMA的序列波形合成算法,设计简单,逻辑复杂度低且灵活性高。 | ||
搜索关键词: | 一种 基于 dma 序列 波形 合成 方法 | ||
【主权项】:
1.一种基于DMA的序列波形合成方法,其特征在于:采用Altera公司的Scatter‑Gather DMA,通过在Nios II开发环境下控制SG‑DMA描述字的组成形式设计序列地址控制模块,通过序列地址控制模块发出的指令决定序列地址的输出方式;所述序列地址控制模块中SG‑DMA描述字的组成形式如下:以链表形式顺序相连多个不同的描述字,控制多个顺序相连的描述字指向同一数据源地址则完成单个序列的重复,控制两个顺序相连的描述字指向不同数据源地址则完成不同序列之间的跳转;具体步骤如下:步骤一、确定预合成的长波形序列,所述长波形序列由p段不同点数的短序列段组成,每段重复次数分别为nk,nk=1,2,3……N,N为正整数,k=1,2,3……p;所述p段不同点数的短序列段均存储于波形查找表的两个非连续的存储空间中的第一个存储空间内;步骤二、在波形查找表的第二个存储空间内存储SG‑DMA描述字的组成链表,其中:描述字1、描述字2……描述字n1指向第1段短序列段完成第1段短序列段的重复;描述字n1+1、描述字n1+2……描述字n1+n2指向第2段短序列段完成第2段短序列段的重复;…………;描述字n1+n2+……+ np‑1+1、描述字n1+n2+……+ np‑1+2……描述字n1+n2+……+ np‑1+np指向第p段短序列段完成第p段短序列段的重复。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东南大学—无锡集成电路技术研究所,未经东南大学—无锡集成电路技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610592779.X/,转载请声明来源钻瓜专利网。
- 上一篇:一种嵌入式应用程序故障捕捉及处理方法
- 下一篇:缓存一致性控制器及方法