[发明专利]块发送通信网络数据的传输方法有效

专利信息
申请号: 201610596195.X 申请日: 2016-07-26
公开(公告)号: CN106230738B 公开(公告)日: 2019-03-19
发明(设计)人: 唐宇;潘灵;钟瑜 申请(专利权)人: 中国电子科技集团公司第十研究所
主分类号: H04L12/801 分类号: H04L12/801;H04L12/825;H04L12/863
代理公司: 成飞(集团)公司专利中心 51121 代理人: 郭纯武
地址: 610036 四川*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提出的一种块发送通信网络数据的传输方法,旨在提出提供一种能有效地将多种不同类型处理器组网协同工作的块数据通信方法。本发明通过下述技术方案予以实现:将若干个FPGA、信号专用处理器DSP和通用处理器PPC通过总线接口互连组成网络;在DSP和PPC的总线接口之上构建代码完全相同的通信组件,在FPGA的IP核生成的总线接口上采用可编程逻辑语言实现DSP和PPC软件架构相同的通信组件;通过网管通信节点动态异步配置其它通信节点的块数据通道描述符;将高速总线内存映射划分为通信节点的内存区域映射到网络地址中,形成数据成块发送的传输机制;发送通信节点向接收通信节点发送块数据,接收通信节点根据接收描述符接收数据,并可实现数据流控。
搜索关键词: 发送 通信 网络 数据 传输 方法
【主权项】:
1.一种块发送通信网络数据的传输方法,具有如下技术特征:在现场可编程逻辑器件FPGA中,利用可编程逻辑器件的硬件逻辑资源IP核生成RapidIO总线接口,将若干个现场可编程逻辑器件FPGA,专用处理器DSP和通用处理器PPC通过RapidIO接口互连组成通信网络;在DSP和PPC的RapidIO接口之上构建代码完全相同的通信组件,在现场可编程逻辑器件FPGA的IP核生成的RapidIO总线接口上,采用可编程逻辑语言实现与DSP和PPC软件架构相同的通信组件,用这种方式网络中的不同特性的处理器通过相同的总线和通信组件互连,采用统一的通信组件给用户提供统一的数据收发接口;基于RapidIO总线组成的异构系统指定一个网络管理通信节点,接收来自图形化建模工具描述的功能建模,通过网管通信节点动态异步配置其它通信节点的块数据通道描述符;在接收和发送通信节点开辟至少8个数据缓存区,将高速RapidIO总线内存映射机制划分为通信节点的内存区域映射到RapidIO网络地址中,形成数据成块发送的传输机制;通信节点之间通过内存映射到RapidIO网络地址,按照最大64K字节数据的业务量传输;预先定义通道名称获取一个连接句柄,通信节点向另一个通信节点发送数据时,连接句柄与数据通道映射,后续的数据收发操作都通过该连接句柄在一条物理通道内绑定多条逻辑通道;上位机将下发功能预案到网络管理通信节点,网络管理通信节点解析预案并找到功能对应的块数据通道集合,根据数据通道信息向接收通信节点和发送通信节点发送通道描述符信息,发送通信节点通过发送通道描述符向接收通信节点发送块数据,接收通信节点根据接收描述符接收数据。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第十研究所,未经中国电子科技集团公司第十研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610596195.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top