[发明专利]存取闪存模块的方法、闪存控制器以及记忆装置有效

专利信息
申请号: 201610599287.3 申请日: 2016-07-27
公开(公告)号: CN106445723B 公开(公告)日: 2019-04-26
发明(设计)人: 杨宗杰 申请(专利权)人: 慧荣科技股份有限公司
主分类号: G06F11/10 分类号: G06F11/10;G11C29/42
代理公司: 深圳新创友知识产权代理有限公司 44223 代理人: 江耀纯
地址: 中国台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种存取一闪存模块的方法,包括:依序将第N~(N+K)笔资料分别写入至所述闪存模块中的多个闪存芯片,并分别对所述第N~(N+K)笔数据进行编码以产生第N~(N+K)组错误更正码,其中所述第N~(N+K)组错误更正码是分别用来对写入至所述多个闪存芯片中的所述第N~(N+K)笔数据进行错误更正,其中N、K为一正整数;以及将第(N+K+1)笔数据写入至所述闪存模块中的所述多个闪存芯片,并使用所述第N~(N+K)组错误更正码中至少其一来与所述第(N+K+1)笔数据一并进行编码,以产生第(N+K+1)组错误更正码。通过实施本发明,可有效地节省闪存控制器中的存储器需求,还可更进一步确保数据的安全性。
搜索关键词: 存取 闪存 模块 方法 控制器 以及 记忆 装置
【主权项】:
1.一种存取一闪存模块的方法,其特征在于,包括:依序将第N~(N+K)笔数据分别写入至所述闪存模块中的多个闪存芯片,并分别对所述第N~(N+K)笔数据进行编码以产生第N~(N+K)组错误更正码,其中所述第N~(N+K)组错误更正码是分别用来对写入至所述多个闪存芯片中的所述第N~(N+K)笔数据进行错误更正,其中N、K为一正整数;以及将第(N+K+1)笔数据写入至所述闪存模块中的所述多个闪存芯片,并使用所述第N~(N+K)组错误更正码中至少其一来与所述第(N+K+1)笔数据一并进行编码,以产生第(N+K+1)组错误更正码;其中第N~(N+K+1)笔数据是写入至所述多个闪存芯片中每一个闪存芯片的不同字线组(word line group)上的浮闸晶体管,其中每一个字线组包括了多条字线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于慧荣科技股份有限公司,未经慧荣科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610599287.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top