[发明专利]一种增加电流开关比的隧穿场效应晶体管

摘要

本发明属于超大规模集成电路领域中逻辑器件与电路领域，具体为一种增加电流开关比的隧穿场效应晶体管。本发明中，通过源区与漏区之间设低K介质区增大源区与本征区之间电场，提高开态电流和抑制关态电流。设置掺杂层与衬底形成反偏的PN结，隔离源区—低K介质区—漏区与衬底的接触，降低TFET关态电流。以上提升开态电流与抑制关态的方式可相互组合与叠加。进而本发明提高了开态电流，并且与传统的CMOS工艺兼容，成本较低，实现了高的电流开关比。

主权项

1.一种增加电流开关比的隧穿场效应晶体管，包括源区、漏区、栅氧化层、源电极、栅电极、漏电极、侧墙、本征区、导电通道、掺杂层和高阻衬底，其特征在于：栅电极仅能控制隧穿结，即栅电极空间上不覆盖到导电通道；源区与漏区之间设有低K介质区将两者隔离，本征区位于源区之上，且在本征区与漏区不直接相连，两者之间设有一层导电通道；导电通道位于低K介质区之上；对于高阻衬底为P型的情况，NTFET的漏区或者PTFET的源区与N型掺杂层之间短接，共享高电位；源区掺杂浓度1×10¹⁸cm^‑3～1×10²⁰cm^‑3，漏区掺杂浓度1×10¹⁸～1×10¹⁹cm^‑3，导电通道掺杂浓度不超过1×10¹³cm^‑3；侧墙设置于栅电极两侧，其介电常数高于SiO₂的介电常数；低K介质是指介电常数低于器件有源区介电常数的材料，且为绝缘介质；源区载流子隧穿到本征区经导电通道输运至漏区；掺杂层设置于源区、低K介质区和漏区下方，将高阻衬底与这3者隔离，高阻衬底位于掺杂层下方；掺杂层与高阻衬底掺杂类型相反，形成反偏PN结，该反偏PN结隔断漏区经衬底对源区的控制；掺杂层掺杂浓度不高于高阻衬底掺杂浓度，且均为低掺杂，掺杂层的杂质浓度10¹⁵cm^‑3，厚度20nm～400nm；高阻衬底的掺杂浓度10¹⁵cm^‑3。