[发明专利]形成图案的方法有效
申请号: | 201610609059.X | 申请日: | 2016-07-28 |
公开(公告)号: | CN107195538B | 公开(公告)日: | 2019-10-01 |
发明(设计)人: | 周国耀 | 申请(专利权)人: | 美光科技公司 |
主分类号: | H01L21/027 | 分类号: | H01L21/027 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 宋献涛 |
地址: | 美国爱*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种形成图案的方法。首先,提供一衬底,于衬底上形成一目标层;再于目标层上形成多个第一抗蚀图案;然后于第一抗蚀图案上全面沉积一定向自组装材料层,其中定向自组装材料层填满第一抗蚀图案之间的空隙;之后对定向自组装材料层进行一自组装过程,于定向自组装材料层中形成重复排列的嵌段共聚物图案;最后从定向自组装材料层中移除不需要的部分,于目标层上形成第二抗蚀图案。 | ||
搜索关键词: | 形成 图案 方法 | ||
【主权项】:
1.一种形成图案的方法,其包括:提供衬底,在所述衬底上形成目标层;在所述目标层上涂布光刻胶层;执行光刻工艺以将所述光刻胶层图案化为多个第一抗蚀图案,所述多个第一抗蚀图案中的每一者具有宽度L1;在所述第一抗蚀图案上全面沉积定向自组装DSA材料层,其中所述DSA材料层填满所述第一抗蚀图案之间的空隙;对所述DSA材料层进行自组装过程,以在所述第一抗蚀图案上形成第一嵌段共聚物图案、并在相邻的第一抗蚀图案之间的间隙上形成第二嵌段共聚物图案,每个第一嵌段共聚物图案具有大于所述宽度L1的宽度W1;移除所述第二嵌段共聚物图案,以在所述目标层上形成第二抗蚀图案,其中所述第二抗蚀图案覆盖所述多个第一抗蚀图案中的每一者且具有大于所述宽度L1的宽度W1;以及将所述第二抗蚀图案和所述多个第一抗蚀图案一起用作蚀刻硬掩膜,执行蚀刻工艺以将所述第二抗蚀图案转移至所述目标层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美光科技公司,未经美光科技公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610609059.X/,转载请声明来源钻瓜专利网。
- 上一篇:一种用于道路照明的低频内耦合橄榄泡无极灯
- 下一篇:永久结合晶圆的方法及装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造