[发明专利]一种应用于高速ADC的LMS误差校正系统及方法

摘要

本发明公开了一种应用于高速ADC的LMS误差校正系统及方法,所述的系统包括串并转换电路、并行运算电路和结果生成电路；串并转换电路的输出端与并行运算电路连接，并行运算电路的输出端与结果生成电路连接；串并转换电路用于将ADC的输入信号和ADC采样输出信号进行串并转换，得到多路的ADC的输入信号和ADC采样输出信号，并行运算电路用于将串并转换得到的信号进行并行运算，结果生成电路用于对并行运算电路输出做进一步处理，并实现误差校正信号的输出。本发明先通过串并转换电路进行转换，再通过并行运算电路进行计算后送入结果生成电路，所有变量的数据率都有了很大降低，从而避免了运算量最大的这一部分成为制约系统实现速度的瓶颈。

主权项

1.一种应用于高速ADC的LMS误差校正系统，其特征在于：包括串并转换电路、并行运算电路和结果生成电路；所述的串并转换电路的输出端与并行运算电路连接，并行运算电路的输出端与结果生成电路连接；串并转换电路用于将ADC的输入信号和采样输出信号进行串并转换，得到多路的ADC输入信号和ADC采样输出信号，并行运算电路用于将串并转换得到的信号进行并行运算，结果生成电路接收并行运算电路的输出做进一步处理，并实现误差校正信号的输出；所述的并行运算电路包括多个并行运算支路，每个并行运算支路对应于一路ADC输入信号和ADC采样输出信号；每个并行运算支路的输出端均与结果生成电路连接；所述并行运算支路包括ADC输入信号并行输入端、ADC采样输出信号并行输入端、第一运算输出端、第二运算输出端和四个乘法器；第一乘法器的两路输入端分别与ADC输入信号并行输入端和ADC采样输出信号并行输入端连接，第一乘法器的输出端与第三乘法器的一路输入端连接，第三乘法器的另一路输入端连接信号u，第三乘法器的输出端与第一运算输出端连接；第二乘法器的两路输入端均与采样输出信号并行输入端连接，第二乘法器的输出端与第四乘法器的一路输入端连接，第四乘法器的另一路输入端连接信号u，第四乘法器的输出端与第二运算输出端连接。