[发明专利]半导体器件的制造方法在审
申请号: | 201610639151.0 | 申请日: | 2016-08-05 |
公开(公告)号: | CN106449408A | 公开(公告)日: | 2017-02-22 |
发明(设计)人: | 中山雅则;菊池俊之;须田敦彦;丰田一行;松井俊 | 申请(专利权)人: | 株式会社日立国际电气 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/304;H01L21/66;H01L21/02 |
代理公司: | 北京市金杜律师事务所11256 | 代理人: | 陈伟;闫剑平 |
地址: | 暂无信息 | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体器件的制造方法,本发明的课题在于抑制半导体器件的特性产生偏差。该半导体器件的制造方法具有:对具有凸构造且形成有第一含硅层的衬底进行研磨的工序;取得研磨后的第一含硅层的面内的膜厚分布数据的工序;基于膜厚分布数据,决定使衬底的中心侧的膜厚和衬底的外周侧的膜厚之差减小的处理条件的工序;供给处理气体来形成第二含硅层,并且基于处理条件,以使衬底的中心侧的处理气体的活性种的浓度和衬底的外周侧的处理气体的活性种的浓度不同的方式使处理气体活化,来修正由第一含硅层和第二含硅层构成的层叠膜的膜厚的工序。 | ||
搜索关键词: | 半导体器件 制造 方法 | ||
【主权项】:
一种半导体器件的制造方法,其特征在于,具有:对具有凸构造的衬底的形成在该凸构造侧的第一含硅层进行研磨的工序;取得在实施了所述研磨之后的所述第一含硅层的面内的膜厚分布数据的工序;基于所述膜厚分布数据,针对具有所述第一含硅层和第二含硅层的层叠膜,决定使该层叠膜的位于所述衬底的中心侧的膜厚与位于所述衬底的外周侧的膜厚之差减小的处理条件的工序,其中,所述第二含硅层由与所述第一含硅层不同的化合物形成在该第一含硅层上;以及供给处理气体来形成所述第二含硅层,并且每当形成所述第二含硅层时,基于所述处理条件,以使所述衬底的中心侧的所述处理气体的活性种的浓度和所述衬底的外周侧的所述处理气体的活性种的浓度不同的方式使所述处理气体活化,来修正所述层叠膜的膜厚的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社日立国际电气,未经株式会社日立国际电气许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610639151.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造