[发明专利]一种新型的提高系统稳定性的芯片系统及方法有效
| 申请号： | 201610645269.4 | 申请日： | 2016-08-08 |
| 公开（公告）号： | CN106293004B | 公开（公告）日： | 2018-12-07 |
| 发明（设计）人： | 夏军虎;何友军 | 申请（专利权）人： | 杭州晟元数据安全技术股份有限公司 |
| 主分类号： | G06F1/32 | 分类号： | G06F1/32;G06F11/30 |
| 代理公司： | 杭州千克知识产权代理有限公司 33246 | 代理人： | 赵芳;张婵婵 |
| 地址： | 311121 浙江省杭州市*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种新型的提高系统稳定性的芯片系统和方法，芯片系统包括IO电源、MCU芯片和外部设备，MCU芯片上设有时钟接口、处理器+粘合逻辑模块、存储器、功耗控制单元、模拟单元、外设模块、振荡电路模块、超低频环振模块、时钟生成逻辑模块、内部高频时钟、DCDC电源转换+时钟选择电路模块、频率检测模块和抗干扰逻辑模块组成。本发明解决芯片的晶振振荡电路受到外部干扰而停止振荡后，系统如何能够继续稳定工作的问题。 | ||
| 搜索关键词： | 一种 新型 提高 系统 稳定性 芯片 方法 | ||
【主权项】：
1.一种新型的提高系统稳定性的芯片系统，包括IO电源、MCU芯片和外部设备，所述MCU芯片上设有时钟接口、处理器+粘合逻辑模块、存储器、功耗控制单元、模拟单元和外设模块，所述外设模块与外部设备连接，其特征在于：所述MCU芯片还包括振荡电路模块、超低频环振模块、时钟生成逻辑模块、内部高频时钟、DCDC电源转换+时钟选择电路模块、频率检测模块和抗干扰逻辑模块，所述振荡电路模块、频率检测模块和抗干扰逻辑模块三者中任意两者相互连接，所述超低频环振模块与DCDC电源转换+时钟选择电路模块、频率检测模块、抗干扰逻辑模块、时钟生成逻辑模块连接，所述振荡电路模块与DCDC电源转换+时钟选择电路模块、时钟生成逻辑模块连接，所述内部高频时钟与时钟生成逻辑模块连接；所述时钟生成逻辑模块生成芯片使用时钟，所述IO电源与所述DCDC电源转换+时钟选择电路模块连接，所述DCDC电源转换+时钟选择电路模块将IO电源转换为内核电源。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州晟元数据安全技术股份有限公司，未经杭州晟元数据安全技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610645269.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种空调出风口栅格结构
- 下一篇：降低MCU芯片待机功耗的系统及方法
