[发明专利]LDPC/Turbo码双模译码器在审
| 申请号： | 201610663832.0 | 申请日： | 2016-08-11 |
| 公开（公告）号： | CN106301390A | 公开（公告）日： | 2017-01-04 |
| 发明（设计）人： | 王秀敏;曹维林;李婷婷;宿晨;李正权 | 申请（专利权）人： | 中国计量大学 |
| 主分类号： | H03M13/11 | 分类号： | H03M13/11;H03M13/29 |
| 代理公司： | 浙江杭州金通专利事务所有限公司33100 | 代理人： | 王佳健 |
| 地址： | 310018 浙江省*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种LDPC/Turbo码双模译码器，包括输入缓存、解复接单元、后验信息存储单元、数据重组交织网络、SISO阵列、外信息存储单元、下次迭代单元、硬判决输出单元和控制单元。SISO阵列由12个SISO译码单元构成，SISO译码单元是双模译码器的主要计算单元，它是基于可配置双模计算单元进行设计的。LDPC码和Turbo码的码长差距较大，若只是按照码长最大化进行设计必定会造成资源浪费，所以后验信息存储单元和外信息存储单元采用存储单元拼接的方式来解决这一问题。本发明能够实现LDPC和Turbo码的双模译码，并且实现了计算单元和存储单元两方面的资源共享。 | ||
| 搜索关键词： | ldpc turbo 双模 译码器 | ||
【主权项】：
LDPC/Turbo码双模译码器，包括输入缓存、解复接单元、后验信息存储单元、数据重组交织网络、SISO阵列、外信息存储单元、下次迭代单元、硬判决输出单元和控制单元，其特征在于：所述后验信息存储单元和外信息存储单元采用的是存储单元拼接的方式；所述的SISO阵列包含12个SISO单元，SISO单元是基于CFU单元进行设计的。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国计量大学，未经中国计量大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610663832.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
