[发明专利]一种高速网络存贮加解密方法有效
| 申请号： | 201610666423.6 | 申请日： | 2016-08-14 |
| 公开（公告）号： | CN106254061B | 公开（公告）日： | 2019-08-23 |
| 发明（设计）人： | 朱云;李元骅;张晓囡 | 申请（专利权）人： | 北京数盾信息科技有限公司 |
| 主分类号： | H04L9/06 | 分类号： | H04L9/06;H04L29/06 |
| 代理公司： | 北京金智普华知识产权代理有限公司 11401 | 代理人： | 皋吉甫 |
| 地址： | 100083 北京市海淀区丰*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种高速网络存贮加解密方法，所述方法通过对状态信息进行exchange并发操作处理，完成对FC加密机的线速磁盘命令映射，再以64位突发流水线进行独立突发处理，使用接口FPGA对加密板进行数据流调度，在接口板FPGA和加解密板FPGA之间通过GPIO信号来调整水线的值，使用QDR SRAM作为一级缓存完成二级模块间的缓存，DIMM DDR3作为二级缓存完成一级模块之间的缓存，完成加解密过程，采用比较通用的HASH链表方式，可以快速且准确的定位到查找目标，通过在每个帧上打上令牌标记，可以有效防止乱序的发生；FPGA内部采取多条64位突发流水线，根据任务的不同进行独立突发处理，工序节点合成结果，有效的解决了接入处理能力。 | ||
| 搜索关键词： | 一种 高速 网络 存贮 解密 方法 | ||
【主权项】：
1.一种高速网络存贮加解密方法，其特征在于，所述方法通过对状态信息进行exchange并发操作处理，完成对FC加密机的线速磁盘命令映射，再以64位突发流水线进行独立突发处理，使用接口板FPGA对加解密板进行数据流调度，在接口板FPGA和加解密板FPGA之间通过GPIO信号来调整水线的值，使用QDR SRAM作为一级缓存完成二级模块间的缓存，DIMM DDR3作为二级缓存完成一级模块之间的缓存，完成加解密过程,所述exchange具体为对FCP‑SCSI磁盘操作命令，一次磁盘命令映射为一次exchange，每次exchange分解为多个单向的sequence，每个sequence分解为多个FC‑2的帧。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京数盾信息科技有限公司，未经北京数盾信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610666423.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种FPGA混沌信号发生器
- 下一篇：序列密码实现装置及其序列密码实现方法
