[发明专利]RFLDMOS的钨下沉层的电阻测试结构和方法有效

专利信息
申请号: 201610671709.3 申请日: 2016-08-16
公开(公告)号: CN106098674B 公开(公告)日: 2018-06-19
发明(设计)人: 蔡莹;周正良 申请(专利权)人: 上海华虹宏力半导体制造有限公司
主分类号: H01L23/544 分类号: H01L23/544;H01L21/66;H01L29/78
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 郭四华
地址: 201203 上海市浦东*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种RFLDMOS的钨下沉层的电阻测试结构,测试结构一和二,测试结构一中包括两个并排排列的钨下沉层并都通过第一层金属层连接到测试衬垫。测试结构二中包括两个并排排列的钨下沉层,但是仅有一个通过第一层金属层连接到测试衬垫,两个钨下沉层的第一层金属层之间断开从而不连接。测试结构一和二都分别包括两个并连接成开尔文测试结构。第四钨下沉层使测试结构二中的钨下沉层为密集排列,提高测试结构二的电阻测试的准确性。本发明还公开了一种RFLDMOS的钨下沉层的电阻测试方法。本发明能提供钨下沉层的电阻测试的准确性,提高WAT测试成功率。 1
搜索关键词: 下沉层 测试结构 电阻测试 第一层 金属层 电阻测试结构 并排排列 测试衬垫 密集排列 成功率 断开 测试
【主权项】:
1.一种RFLDMOS的钨下沉层的电阻测试结构,其特征在于,包括:测试结构一,该测试结构一包括第一钨下沉层和第二钨下沉层,所述第一钨下沉层和所述第二钨下沉层的尺寸相同且都呈条形,所述第一钨下沉层和所述第二钨下沉层呈长度边平行、宽度边对齐的并排排列结构;所述第一钨下沉层和所述第二钨下沉层的顶部都和第一层金属层相接触,所述第一钨下沉层和所述第二钨下沉层的顶部的第一层金属层连接在一起并连接到第一测试衬垫;测试结构二,该测试结构二包括第三钨下沉层和第四钨下沉层,所述第三钨下沉层和所述第四钨下沉层的尺寸都和所述第一钨下沉层的尺寸相同;所述第三钨下沉层和所述第四钨下沉层呈长度边平行、宽度边对齐的并排排列结构;所述第三钨下沉层和所述第四钨下沉层的顶部都和第一层金属层相接触,所述第三钨下沉层的顶部的第一层金属层连接到第二测试衬垫;所述第四钨下沉层的顶部和第一层金属层接触,所述第四钨下沉层的顶部的第一层金属层和所述第三钨下沉层的顶部的第一层金属层之间断开从而不连接;两个所述测试结构一在重掺杂的衬底上组成第一开尔文测试结构,两个所述测试结构一的所述第二钨下沉层间隔有第一宽度的所述衬底且两个所述第二钨下沉层的长度边平行且宽度边对齐,同一个所述测试结构一中的所述第一钨下沉层和所述第二钨下沉层之间间隔有第二宽度的所述衬底;两个所述测试结构二在重掺杂的衬底上组成第二开尔文测试结构,两个所述测试结构二的所述第四钨下沉层间隔小于所述第三钨下沉层的间隔,两个所述测试结构二的所述第三钨下沉层之间间隔有第三宽度的所述衬底且两个所述第三钨下沉层的长度边平行且宽度边对齐,所述第三宽度等于所述第二宽度的2倍加上所述第一宽度;所述第一开尔文测试结构的电阻为所述第一钨下沉层和所述第二钨下沉层的并联电阻的2倍加上所述第一宽度和所述第二宽度的衬底的寄生电阻和;所述第二开尔文测试结构的电阻为所述第三钨下沉层的电阻的两倍加上所述第三宽度的衬底的寄生电阻,RFLDMOS的钨下沉层的电阻为所述第二开尔文测试结构的电阻和所述第一开尔文测试结构的电阻差。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610671709.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top