[发明专利]反相时钟产生电路和寄存器有效

专利信息
申请号: 201610672084.2 申请日: 2016-08-15
公开(公告)号: CN106341104B 公开(公告)日: 2019-06-11
发明(设计)人: 陈旗;钟建福;曾秋玲;夏禹 申请(专利权)人: 华为技术有限公司
主分类号: H03K3/012 分类号: H03K3/012;H03K3/86;G06F15/76
代理公司: 北京三高永信知识产权代理有限责任公司 11138 代理人: 罗振安
地址: 518129 广东*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种反相时钟产生电路,其中:第一PMOS管和第二PMOS管的源极与电源相连,第一PMOS管和第二PMOS管的漏极与第三PMOS管的源极相连,第三PMOS管的漏极经第一延迟线电路与第三NMOS管的漏极相连;第三PMOS管的漏极与第二NMOS管的漏极相连,第二NMOS管的源极和第一NMOS管的漏极相连,第一NMOS管的源极和第三NMOS管的源极接地。第一PMOS管和第一NMOS管的栅极为SI信号的输入端,第二PMOS管和第二NMOS管的栅极为SE信号的输入端,第三PMOS管和第三NMOS管的栅极为时钟信号的输入端,第三PMOS管的漏极和第一延迟线电路的连接节点为反相时钟产生电路的输出端。
搜索关键词: 时钟 产生 电路 寄存器
【主权项】:
1.一种反相时钟产生电路,其特征在于,所述反相时钟产生电路,包括:第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第一延迟线电路;所述第一PMOS管和所述第二PMOS管的源极分别与电源相连,所述第一PMOS管和所述第二PMOS管的漏极分别与所述第三PMOS管的源极相连,所述第三PMOS管的漏极经所述第一延迟线电路与所述第三NMOS管的漏极相连;所述第三PMOS管的漏极经所述第一延迟线电路与所述第二NMOS管的漏极相连;或者,所述第三PMOS管的漏极直接与所述第二NMOS管的漏极相连;所述第二NMOS管的源极和所述第一NMOS管的漏极相连,所述第一NMOS管的源极和所述第三NMOS管的源极分别接地;其中,所述第一PMOS管和所述第一NMOS管的栅极为扫描输入SI信号的输入端,所述第二PMOS管和所述第二NMOS管的栅极为扫描使能SE信号的输入端,所述第三PMOS管和所述第三NMOS管的栅极为时钟信号的输入端,所述第三PMOS管的漏极和所述第一延迟线电路的连接节点为所述反相时钟产生电路的输出端。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华为技术有限公司,未经华为技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610672084.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top