[发明专利]GOA电路

摘要

本发明提供一种GOA电路，所述GOA电路通过对电路结构进行设计，将传统的GOA电路中相邻的四级GOA单元构成一个GOA电路共享单元，在GOA电路共享单元中，第一级GOA单元和第二级GOA单元共用一个控制节点，而第三级GOA单元和第四级GOA单元共用另一控制节点，并使相邻的四级GOA单元共享下拉维持模块，保留一级完整的下拉维持模块，简化另外三级的下拉维持模块，可以减少GOA电路中薄膜晶体管的数量，并减少布线设计，有利于减小GOA电路设计空间，以实现窄边框设计，同时由于简化了GOA电路，可以降低GOA电路的功耗。

主权项

1.一种GOA电路，其特征在于，包括：级联的多级GOA电路共享单元，每一级GOA电路共享单元均包括：第一和第二上拉控制模块(101、102)、第一、第二、第三、及第四输出模块(201、202、203、204)、第一和第二下拉模块(301、302)、以及下拉维持模块(400)；所述第一上拉控制模块(101)、第一输出模块(201)、第二输出模块(202)、以及第一下拉模块(301)均电性连接于第一节点(Q(N))；所述第二上拉控制模块(102)、第三输出模块(203)、第四输出模块(204)、以及第二下拉模块(302)均电性连接于第六节点(Q’(N))；所述下拉维持模块(400)同时电性连接第一节点(Q(N))和第六节点(Q’(N))；设M和N均为正整数，除第一级GOA电路共享单元外，在第N级GOA电路共享单元中：所述第一、第二、第三、及第四输出模块(201、202、203、204)分别接入第M、第M+1、第M+2、及第M+3条时钟信号(CK(M)、CK(M+1)、CK(M+2)、CK(M+3))，并分别利用第M、第M+1、第M+2、及第M+3条时钟信号(CK(M)、CK(M+1)、CK(M+2)、CK(M+3))依次输出第4N‑3、第4N‑2、第4N‑1、以及第4N条扫描信号(G(4N‑3)、G(4N‑2)、G(4N‑1)、G(4N))；所述第一上拉控制模块(101)接入上一级第N‑1级GOA电路共享单元输出的第4N‑5条扫描信号(G(4N‑5))，并利用第4N‑5条扫描信号(G(4N‑5))为第一节点(Q(N))充电，以控制第一和第二输出模块(201、202)打开进行扫描信号输出；所述第二上拉控制模块(102)接入第N级GOA电路共享单元输出的第4N‑3条扫描信号(G(4N‑3))，并利用第4N‑3条扫描信号(G(4N‑3))为第六节点(Q’(N))充电，以控制第三和第四输出模块(203、204)打开进行扫描信号输出；所述第一下拉模块(301)接入下一级第N+1级GOA电路共享单元输出的第4N+2条扫描信号(G(4N+2))和第一恒压负电位(VSS1)或接入下一级第N+1级GOA电路共享单元输出的第4N+2条扫描信号(G(4N+2))和第二恒压负电位(VSS2)，并在第4N+2条扫描信号(G(4N+2))的控制下拉低第一节点(Q(N))的电位，以关闭第一和第二输出模块(201、202)；所述第二下拉模块(302)接入下一级第N+1级GOA电路共享单元输出的第4N+4条扫描信号(G(4N+4))和第一恒压负电位(VSS1)或接入下一级第N+1级GOA电路共享单元输出的第4N+4条扫描信号(G(4N+4))和第二恒压负电位(VSS2)，并在第4N+4条扫描信号(G(4N+4))的控制下拉低第六节点(Q’(N))的电位，以关闭第三和第四输出模块(203、204)；所述下拉维持模块(400)接入第一低频驱动信号(LC1)、第二低频驱动信号(LC2)、以及第一恒压负电位(VSS1)或接入第一低频驱动信号(LC1)、第二低频驱动信号(LC2)、第一恒压负电位(VSS1)和第二恒压负电位(VSS2)，并在第一低频驱动信号(LC1)、第二低频驱动信号(LC2)、以及第一节点(Q(N))的控制下拉低第4N‑3和第4N‑2条扫描信号(G(4N‑3)、G(4N‑2))的电位，在第一低频驱动信号(LC1)、第二低频驱动信号(LC2)、以及第六节点(Q’(N))的控制下拉低第4N‑1和第4N条扫描信号(G(4N‑1)、G(4N))的电位，维持所述第一、第二、第三、及第四输出模块(201、202、203、204)处于关闭状态；所述第一低频驱动信号(LC1)与所述第二低频驱动信号(LC2)的电位相反。