[发明专利]一种沟槽型VDMOS有效

专利信息
申请号: 201610677976.1 申请日: 2016-08-17
公开(公告)号: CN106298937B 公开(公告)日: 2019-02-01
发明(设计)人: 任敏;李爽;钟子期;包惠萍;李泽宏;张金平;高巍;张波 申请(专利权)人: 电子科技大学
主分类号: H01L29/78 分类号: H01L29/78;H01L29/423;H01L21/336
代理公司: 成都点睛专利代理事务所(普通合伙) 51232 代理人: 葛启函
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明属于半导体技术领域,特别涉及一种沟槽型VDMOS器件。本发明主要在体内沟槽中有二氧化硅层包裹的多晶硅柱,多晶硅柱中存储着均匀负电荷。多晶硅柱的形状为上宽下窄,其与硅片间的二氧化硅的厚度由上至下增加。器件反向阻断时,N‑型漂移区与多晶硅柱内的负电荷之间产生横向电场,辅助耗尽漂移区。由于N‑型漂移区的电势由下至上逐渐降低,而多晶硅柱侧壁的二氧化硅的厚度由上至下增加,使漂移区的横向电场分布更均匀,从而纵向电场更接近矩形分布,提高器件的反向阻断电压。同时,由于没有采用与源电极相连的体场板结构,本发明中的栅漏电容Cds较低。
搜索关键词: 一种 沟槽 vdmos
【主权项】:
1.一种沟槽型VDMOS,包括从下至上依次层叠设置的金属化漏极(11)、N+衬底(1)、N‑漂移区(2)和金属化源极(4);所述N‑漂移区(2)中具有体内沟槽(3)、P型掺杂区(5)、N型重掺杂区(6)、P型重掺杂区(7)和沟槽(8),所述P型掺杂区(5)位于两侧的体内沟槽(3)之间,且P型掺杂区(5)的侧面与体内沟槽(3)的侧面接触;所述N型重掺杂区(6)位于P型掺杂区(5)的上表面,N型重掺杂区(6)的上表面与金属化源极(4)的下表面接触;所述P型重掺杂区(7)位于体内沟槽(3)与N型重掺杂区(6)之间并分别与体内沟槽(3)和N型重掺杂区(6)接触;所述体内沟槽(3)的上表面与金属化源极(4)的下表面接触;所述沟槽(8)的上表面与金属化源极(4)的下表面接触,沟槽(8)的下端沿垂直方向依次贯穿N型重掺杂区(6)和P型重掺杂区(7)并延伸至N‑漂移区(2)中,所述沟槽(8)中填充有第一二氧化硅层(9),在第一二氧化硅层(9)中具有多晶硅(10);其特征在于,所述体内沟槽(3)中填充有第二二氧化硅层(12),所述第二二氧化硅层(12)中具有多晶硅柱(13),所述多晶硅柱(13)的上表面不高于P型掺杂区(5)的下表面,所述多晶硅柱(13)中均匀存储有负电荷,所述多晶硅柱(13)与N‑漂移区(2)之间的二氧化硅(12)的厚度由上至下逐渐增加。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610677976.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top