[发明专利]一种阵列基板及其制作方法有效
| 申请号： | 201610679485.0 | 申请日： | 2016-08-17 |
| 公开（公告）号： | CN106229298B | 公开（公告）日： | 2018-12-11 |
| 发明（设计）人： | 刘哲 | 申请（专利权）人： | 武汉华星光电技术有限公司 |
| 主分类号： | H01L21/82 | 分类号： | H01L21/82;H01L27/12 |
| 代理公司： | 深圳翼盛智成知识产权事务所(普通合伙) 44300 | 代理人： | 黄威 |
| 地址： | 430079 湖北省武汉市*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种阵列基板及其制作方法，所述方法包括：在衬底基板上形成第一金属层、栅绝缘层、第二金属层、阻隔层、对所述阻隔层进行图案化处理，使与沟道位置对应的所述阻隔层被刻蚀掉，以形成间隙部；其中所述间隙部靠近所述第二金属层侧的宽度大于远离所述第二金属层侧的宽度；在所述阻隔层上沉积有机半导体材料，以在与所述间隙部对应的区域形成沟道以及在所述阻隔层上形成沉积部；在所述沉积部上分别形成第二绝缘层、透明导电层。本发明的阵列基板及其制作方法，通过沉积的方式形成沟道，避免有机光阻侵蚀有机半导体材料，提高了薄膜晶体管的性能。 | ||
| 搜索关键词： | 一种 阵列 及其 制作方法 | ||
【主权项】：
1.一种阵列基板的制作方法，其特征在于，所述方法包括：在衬底基板上形成第一金属层，对所述第一金属层进行图形化处理形成栅极；在所述栅极及未被所述栅极覆盖的衬底基板上形成栅绝缘层；在所述栅绝缘层上形成第二金属层，对所述第二金属层进行图形化处理形成源极和漏极；在所述第二金属层上形成阻隔层，对所述阻隔层进行图案化处理，使与沟道位置对应的所述阻隔层被刻蚀掉，以形成间隙部；其中所述间隙部靠近所述第二金属层侧的宽度大于远离所述第二金属层侧的宽度；所述阻隔层的材料为有机绝缘材料；在所述阻隔层上沉积有机半导体材料，以在与所述间隙部对应的区域形成沟道以及在所述阻隔层上形成沉积部；在所述沉积部上形成第二绝缘层；在所述第二绝缘层上形成连接所述第二金属层的漏极的过孔；在所述第二绝缘层上及所述过孔内形成透明导电层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉华星光电技术有限公司，未经武汉华星光电技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610679485.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
