[发明专利]基于10位从机地址的I2C总线验证的方法及系统有效
| 申请号： | 201610694619.6 | 申请日： | 2016-08-19 |
| 公开（公告）号： | CN106371954B | 公开（公告）日： | 2020-02-04 |
| 发明（设计）人： | 王硕;唐涛;石广;刘海林 | 申请（专利权）人： | 苏州浪潮智能科技有限公司 |
| 主分类号： | G06F11/22 | 分类号： | G06F11/22 |
| 代理公司： | 11227 北京集佳知识产权代理有限公司 | 代理人： | 罗满 |
| 地址： | 215100 江苏省苏州市吴*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于10位从机地址的I2C总线验证的方法，包括：测试激励层将测试激励输入到主机模型的输入端口；主机模型根据测试激励创建读写过程任务到待测I2C总线接口；待测I2C总线接口通过SDA线向从机模型发送读写过程任务；从机模型响应读写过程任务，测试激励层判断从机模型响应结果是否正确，若正确则待测I2C总线接口验证通过；该验证模型结构简单验证方法简练，兼容性好适用于不同内核总线，符合I2C协议能够准确验证I2C总线读写的有效性及边界性等功能点；本发明还公开了一种基于10位从机地址的I2C总线验证的系统，具有上述有益效果。 | ||
| 搜索关键词： | 基于 10 地址 i2c 总线 验证 方法 系统 | ||
【主权项】：
1.一种基于10位从机地址的I2C总线验证的方法，其特征在于，包括：/n测试激励层将测试激励输入到主机模型的输入端口；其中，所述测试激励包括写入待测I2C总线接口的10位从机地址，寄存器地址，数据信息；所述测试激励层还用于构建整体验证环境，对I2C总线速率的配置，读写模式的输入；/n所述主机模型根据所述测试激励创建读写过程任务到所述待测I2C总线接口；/n所述待测I2C总线接口通过SDA线向从机模型发送所述读写过程任务；所述待测I2C总线接口包含I2C总线设计文件以及内部各控制寄存器的信息，其中，所述待测I2C总线接口支持原始rtl代码，综合网表，中间工程文件类型的I2C总线设计文件；/n所述从机模型响应所述读写过程任务，并向所述待测I2C总线接口的SDA线向主机模型发送返回数据信息；/n所述主机模型将所述返回数据信息通过输出端口发送给所述测试激励层；/n所述测试激励层判断所述返回数据信息与所述数据信息是否一致，若一致，则所述待测I2C总线接口验证成功；若不一致，则所述待测I2C总线接口验证失败；/n测试激励层将测试激励输入到主机模型的输入端口之前，还包括：/n所述主机模型根据所述待测I2C总线接口的内核端协议信息，创建端口及读写过程，并初始化端口。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司，未经苏州浪潮智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610694619.6/，转载请声明来源钻瓜专利网。
