[发明专利]一种抗单粒子翻转的SRAM

摘要

本发明一种抗单粒子翻转的SRAM，包括用基本存储单元构建的单bit存储阵列、行预译码电路、行二级译码电路、列预译码电路、列二级译码电路、灵敏放大电路、时序控制电路、读写控制电路、IO电路、EDAC时钟控制电路、EDAC编码电路、EDAC译码电路、EDAC输入输出电路；本发明将EDAC电路和SRAM电路设计成一个整体，通过合理设计内部时序控制电路，使得数据从读写到纠检错的编译码以及数据采样在一个时钟周期内完成，降低数据读写访问时间，满足工作时钟频率不小于200MHz的时序要求。

主权项

1.一种抗单粒子翻转的SRAM，其特征在于：包括用基本存储单元构建的12bit宽存储阵列、行预译码电路、行二级译码电路、列预译码电路、列二级译码电路、灵敏放大电路、时序控制电路、读写控制电路、IO电路、EDAC时钟控制电路、EDAC编码电路、EDAC译码和EDAC输入输出电路；数据写入：时序控制电路中的片选使能信号为低，SRAM被使能；读写控制电路中读写使能信号为低，SRAM为写状态；8位宽数据输入EDAC SRAM，经过EDAC编码电路，被编码为12位宽输入数据，通过IO电路将12位宽输入数据锁存在输入输出电路中；外部输入时钟在时序控制电路的作用下产生时序控制信号GTP；输入地址通过行预译码电路和列预译码电路，产生预译码数据，并将该预译码数据锁存在行预译码电路和列预译码电路的锁存器中；当GTP信号变为高时，被锁存的预译码数据被输入到行二级译码电路和列二级译码电路，并通过行二级译码电路和列二级译码电路选择出相应的行、列地址；使得被选中的存储单元字线拉为高，从而使被选中的存储单元写访问管开启；同时被锁存的12位宽输入数据通过相应的输入输出电路中的写电路产生两路相反信号，通过位线写入相应的存储单元；当GTP信号变为低时，本周期内的数据写入结束；数据读出：时序控制电路中的片选使能信号为低，SRAM被使能；读写控制电路中读写使能信号为高，SRAM为读状态；外部输入时钟在时序控制电路的作用下产生时序控制信号GTP；输入地址通过行预译码电路和列预译码电路产生预译码数据，并将该预译码数据锁存在行预译码电路和列预译码电路的锁存器中；当GTP信号变为高时，被锁存的预译码数据被输入到行二级译码电路和列二级译码电路中，并通过行二级译码电路和列二级译码电路选择出相应的行列地址，使得被选中的存储单元字线拉为高，从而使被选中的存储单元读访问管开启；数据从被选中的存储单元中通过位线读出，读出的数据加到灵敏放大电路两端；当GTP信号变为低时，存储单元的读访问管关闭，存储单元两边的位线被预充电到高电平，灵敏放大电路开始工作，将加在灵敏放大电路两端的数据信号放大成全摆幅的脉冲信号并写入到EDAC输入输出电路的读电路中，读电路将数据读出给EDAC译码电路；12位宽读出数据通过EDAC译码和EDAC输入输出电路被译成8位宽输出数据，并由EDAC时序控制电路和EDAC输入输出电路将数据读出。