[发明专利]一种适用于低电容密度电容测试结构的版图布局方法

摘要

一种低电容密度电容测试结构的版图布局方法，低电容密度电容测试结构包括位于外边框中的器件和金属衬垫组；其中，器件在版图平面上两者重叠摆放在金属衬垫组正下方；器件包括金属线、作为电容的上极板多晶硅栅、作为电容的下极板有源区、位于上下极板间的氧化隔离层和通孔；其中，金属衬垫组包括与有源区相连的第一金属衬垫、与多晶硅栅相连的第二金属衬垫，以及测试时仅与探针组中测试探针相连的第三金属衬垫；在测试时，通过探针组中相应的测试探针给第二金属衬垫加电位由于第二金属衬垫与多晶硅栅相连避免引入寄生电容，且将第三金属衬垫的内层金属层去掉以避免引入寄生电容。

主权项

1.一种低电容密度电容测试结构的版图布局方法，所述低电容密度电容测试结构包括位于外边框中的器件和金属衬垫组；所述器件包括金属线、作为电容的上极板多晶硅栅、作为电容的下极板有源区、位于上下极板间的氧化隔离层和通孔；其中，所述金属衬垫组包括与所述有源区相连的第一金属衬垫、与所述多晶硅栅相连的第二金属衬垫，以及测试时仅与探针组中测试探针相连的第三金属衬垫；其特征在于，包括：将所述器件摆放在所述金属衬垫组正下方，在版图平面上两者重叠；在测试时，通过所述探针组中相应的测试探针给与所述第二金属衬垫加电压由于第二金属衬垫与所述多晶硅栅相连，以避免引入寄生电容；其中，所述第一金属衬垫和所述第三金属衬垫与所述探针组中各自相应的测试探针相接触。