[发明专利]一种基于动态误差校正技术的电流舵型DAC

摘要

本发明属于数模转换领域，特别涉及一种基于动态误差校正技术的电流舵型DAC。本发明通过高位电流源阵列拆分，而后利用105动态误差检测器检测拆分后的高位电流源的动态误差并通过107电流源匹配组合控制逻辑进行电流源阵列的重新组合，最后结合108随机译码器进行随机译码，显著提高了电流舵型DAC的动态性能。本发明的特点是摆脱了传统DAC中幅值校正算法仅仅校正电流源的幅度误差以及传统动态误差的校正算法经过重组优化后的高位电流源之间的匹配误差依然很大的问题，提高动态性能，最终提高了DAC的性能。

主权项

1.一种基于动态误差校正技术的电流舵型DAC，包括(101)译码器、(102)锁存器、(103)高位电流源阵列、(104)高位电流源输出控制逻辑、(105)动态误差检测器、(106)模数转换器、(107)电流源匹配组合控制逻辑、(108)随机译码器、(109)延时模块、(110)锁存器、(111)低位电流源阵列及(112)负载，其特征在于：(101)译码器输出端与(108)随机译码器输出端相连，并与(102)锁存器输入端相连；(102)锁存器输出端与(103)高位电流源阵列输入端相连；(103)高位电流源阵列输出端与(107)电流源匹配组合控制逻辑输入端及(112)负载相连；(104)高位电流源输出控制逻辑输出端与(103)高位电流源阵列及(105)动态误差检测器相连；(105)动态误差检测器输出端与(106)模数转换器输入端IN相连；(106)模数转换器输出端与(107)电流源匹配组合控制逻辑输入端相连；(107)电流源匹配组合控制逻辑输出端与(108)随机译码器输入端CONTROL相连；(109)延时模块输入端为DAC低位输入码，输出端与(110)锁存器输入端相连；(110)锁存器输出端与(111)低位电流源阵列输入端相连；(111)低位电流源阵列输出端与(112)负载相连；所述(103)高位电流源阵列包括电流源阵列MSB<1,…n>、SMSB<1,…,2n>、开关阵列SW<1,..,4n>及S<1,…,8n>；电流源MSB<1>被均分为两部分形成SMSB<1>和SMSB<2>，依次类推，MSB<n>被均分成SMSB<2n‑1>和SMSB<2n>；其中开关阵列SW<1>,…,SW<4n>控制信号为开关阵列S<1>,…,S<8n>的控制信号为K<1>,KB<1>,…,K<2n>,KB<2n>；电流源SMSB<1>上端与电源相连，下端与开关SW<1>上端相连，并与开关SW<2>上端相连；开关SW<1>下端与开关S<1>上端相连，并与开关S<2>上端相连，开关SW<1>的控制端输入信号为Ctrl<1>；开关S<1>下端与OUTN[1]相连，开关S<1>的控制端输入信号为K<1>；开关S<2>下端与OUTP[1]相连，开关S<2>的控制端输入信号为KB<1>；开关SW<2>下端与开关S<3>上端相连，并与开关S<4>上端相连，开关SW<2>的控制端输入信号为开关S<3>下端与OUTN相连，开关S<3>的控制端输入信号为K<1>；开关S<4>下端与OUTP相连，开关S<4>的控制端输入信号为KB<1>；依次类推，可以得到SMSB<2>,…,SMSB<2n>的连接方式；所述(103)高位电流源阵列输出端OUTN[1]、OUTP[1]、OUTN[2]、OUTP[2]、OUTN[2n‑1]、OUTP[2n‑1]、OUTN[2n]和OUTP[2n]与(104)高位电流源输出控制逻辑输入端INN[1]、INP[1]、INN[2]、INP[2]、INN[2n‑1]、INP[2n‑1]、INN[2n]和INP[2n]分别依次对应相连；所述(103)高位电流源阵列输出端OUTN与(112)负载R2上端相连，OUTP与(112)负载R1上端相连；所述(104)高位电流源输出控制逻辑输出端OUT[1]、OUT[2]分别与所述(105)动态误差检测器输入端IN[1]、IN[2]依次对应相连；所述(104)高位电流源输出控制逻辑输出端Ctrl端与(103)高位电流源阵列Ctrl<1,…,2n>端依次对应相连；所述(104)高位电流源输出控制逻辑CLK端的输入信号为CLK1；所述(101)译码器输出端与(108)随机译码器输出端相连，并与(102)锁存器输入端相连，(101)译码器输入端IN[1]的输入信号为校正输入码，IN[2]的输入信号为EN；所述(108)随机译码器IN[1]的输入信号为DAC高位输入码，IN[2]的输入信号为输出端与(102)锁存器相连，并与(101)译码器输出端相连。