[发明专利]版图布局优化的集成电路有效

专利信息
申请号: 201610710667.X 申请日: 2016-08-23
公开(公告)号: CN106206570B 公开(公告)日: 2019-03-19
发明(设计)人: 孔亮;季云鹏;庄志青;职春星 申请(专利权)人: 灿芯半导体(上海)有限公司
主分类号: H01L27/02 分类号: H01L27/02
代理公司: 无锡互维知识产权代理有限公司 32236 代理人: 庞聪雅
地址: 201203 上海市浦东*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明揭露了一种版图布局优化的集成电路,其特征在于,其包括信号单元,所述信号单元包括封装垫、低压区域及接收单元、PMOS驱动单元的前级驱动、NMOS驱动单元的前级驱动、PMOS驱动单元、NMOS驱动单元和用作静电保护的P型二极管及N型二极管,所述封装垫在晶片上的投影区域与PMOS驱动单元和NMOS驱动单元在晶片上的投影区域分开。本发明改变了传统接口单元的版图布局,以使接口单元中主要的电源线/地线区域与封装垫区域分开,从而减少接口单元中的封装垫与电源线/地线的冲突,进而减少总的金属层数,降低成本。
搜索关键词: 版图 布局 优化 集成电路
【主权项】:
1.一种集成电路,其特征在于,其包括信号单元,所述信号单元包括封装垫、低压区域及接收单元、PMOS驱动单元的前级驱动、NMOS驱动单元的前级驱动、PMOS驱动单元、NMOS驱动单元和用作静电保护的P型二极管及N型二极管,所述PMOS驱动单元的上方形成有电源线,所述NMOS驱动单元的上方形成有地线,所述封装垫在晶片上的投影区域与PMOS驱动单元上方的所述电源线和NMOS驱动单元上方的所述地线在晶片上的投影区域分开。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于灿芯半导体(上海)有限公司,未经灿芯半导体(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610710667.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top