[发明专利]兼容限幅功能NFC标签的负载调制电路

摘要

本发明涉及一种兼容限幅功能NFC标签的负载调制电路，包括控制电路部分以及并联在天线两端的主调制电路部分,所述控制电路部分包括：低压PMOS管MP1，低压NMOS管MN1，高压PMOS管MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10，高压NMOS管MN2、MN3、MN4、MN5，电阻R₁、R₂、R₃、R₄以及电容C1。本发明的优点是：本发明在电路设计中对两种控制功能在电路结构上进行兼容与合并，在控制电路中把负载调制数字输入的控制信号融合到主调制电路中，有效的降低了设计的复杂度以及芯片的面积。

主权项

1.兼容限幅功能的NFC标签的负载调制电路，其特征在于，包括控制电路部分以及并联在天线两端的主调制电路部分,所述控制电路部分包括：低压PMOS管MP1，低压NMOS管MN1，高压PMOS管MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10，高压NMOS管MN2、MN3、MN4、MN5，电阻R1、R2、R3、R4以及电容C1；PMOS管MP1，该PMOS管MP1的衬底和源极连接到电源DVDD，漏极与NMOS管MN1的漏极以及NMOS管MN2的栅极连接，栅极与NMOS管MN1栅极共同连接到数字信号Dmod端,该NMOS管MN1的衬底和源极连接地DVSS；PMOS管MP2，该PMOS管MP2的衬底和源极连接到电源AVDD，漏极接NMOS管MN2的漏极以及PMOS管MP3的栅极，NMOS管MN2的衬底和源极连接地AVSS；PMOS管MP3，该PMOS管MP3的衬底和源极接电源AVDD，漏极与NMOS管MN3的漏极以及PMOS管MP2的栅极连接；NMOS管MN3的衬底和源极连接地AVSS，栅极连接到数字信号Dmod端；PMOS管MP4，该PMOS管MP4的衬底和源极接电源AVDD，漏极连接PMOS管MP5的源极以及PMOS管MP6的源极，栅极连接PMOS管MP3与NMOS管MN3的公共漏极端；PMOS管MP5，该PMOS管MP5的衬底连接电源AVDD，栅极连接使能控制信号EN的数字端；PMOS管MP6，该 PMOS管MP6的衬底连接电源AVDD，栅极连接使能控制信号ENB的数字端；PMOS管MP7,该PMOS管MP7的衬底和源极接电源AVDD，栅极与漏极短接并与PMOS管MP8的源极连接；PMOS管MP8，该PMOS管MP8的衬底接电源AVDD，栅极与漏极短接并与MP9的源极连接，同时连接到PMOS管MP5的漏极；PMOS管MP9，该PMOS管MP9的衬底连接电源AVDD，栅极与漏极短接并与MP10的源极连接，同时连接到PMOS管MP6的漏极；PMOS管MP10，该PMOS管MP10的衬底连接电源AVDD，栅极与漏极短接并与电阻R1一端相连，作为幅度调制控制电路的输出，电阻R1另一端连接到地AVSS；电阻R2，该电阻R2一端连接到电源AVDD，另一端与电容C1相连，电容C1另一端连接到电阻R1与PMOS管MP10公共端，即Limit_tx信号上；所述主调制电路部分包括：高压NMOS管MN4、MN5，电阻R3和电阻R4，该NMOS管MN4的栅极与NMOS管MN5栅极连接电阻R1与PMOS管MP10公共端，衬底和源极接地AVSS，漏极连接到电阻R3一端，电阻R3另一端连接到芯片AN1端口上；NMOS管MN5，该NMOS管MN5衬底和源极接到地AVSS，漏极连接到电阻R4一端，电阻R4另一端连接到芯片AN2端口上。