[发明专利]一种时钟缓冲器电路和集成电路在审
| 申请号： | 201610715120.9 | 申请日： | 2016-08-24 |
| 公开（公告）号： | CN106487364A | 公开（公告）日： | 2017-03-08 |
| 发明（设计）人： | 陈宜锋;黄雅诗;黄俊盛;陈易纬 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | H03K5/133 | 分类号： | H03K5/133;H03K5/135 |
| 代理公司： | 北京万慧达知识产权代理有限公司11111 | 代理人： | 白华胜,王蕊 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种时钟缓冲器电路和集成电路。时钟缓冲器电路，用于接收输入时钟信号并产生延迟时钟信号，包括输入电路，接收输入时钟信号并根据输入时钟信号产生输出时钟信号；输出电路，根据输出时钟信号产生延迟时钟信号；第一延迟路径，耦接在所述输入电路和所述输出电路之间；以及第二延迟路径，耦接在输入电路和输出电路之间；其中，输入电路根据控制信号，选择性地将输出时钟信号提供至第一延迟路径和第二延迟路径之间的第一特定延迟路径；输出电路接收穿过第一特定延迟路径的输出时钟信号，并输出延迟时钟信号。本发明所公开的时钟缓冲器电路和集成电路，可以减少操作过程中所消耗的功率。 | ||
| 搜索关键词： | 一种 时钟 缓冲器 电路 集成电路 | ||
【主权项】：
一种时钟缓冲器电路，用于接收输入时钟信号并产生延迟时钟信号，其特征在于，包括：输入电路，接收所述输入时钟信号并根据所述输入时钟信号产生输出时钟信号；输出电路，根据所述输出时钟信号产生所述延迟时钟信号；第一延迟路径，耦接在所述输入电路和所述输出电路之间；以及第二延迟路径，耦接在所述输入电路和所述输出电路之间；其中，所述输入电路根据控制信号，选择性地将所述输出时钟信号提供至所述第一延迟路径和所述第二延迟路径之间的第一特定延迟路径；所述输出电路接收穿过所述第一特定延迟路径的所述输出时钟信号，并输出所述延迟时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司，未经联发科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610715120.9/，转载请声明来源钻瓜专利网。
- 上一篇：半导体电路
- 下一篇：一种多路PWM驱动控制电路、驱动控制方法及家用烹饪电器
